[发明专利]半导体器件的制造方法、衬底处理装置及记录介质

说明书

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。其目的在于，提供能抑制半导体器件的特性不均的技术。为实现上述目的，半导体器件的制造方法具有：接收测定数据的工序，所述测定数据为在具有形成有金属膜的多个槽、和在所述多个槽间设置的多个柱体的衬底之中，所述衬底的中央面中的所述柱体的宽度、和构成于所述中央面的外周的外周面中的所述柱体的宽度的测定数据；及以如下方式在所述槽形成所述调整膜的工序：使得所述柱体的宽度与邻接于所述柱体而形成的调整膜的宽度之和，在所述中央面与所述外周面处成为规定范围内。

技术领域

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。

背景技术

近年来，半导体器件有高集成化的趋势。随之，图案尺寸显著微细化。这些图案通过硬掩膜、抗蚀膜(resist film)的形成工序、光刻(lithography)工序、刻蚀工序等形成。在形成图案时，要求不产生半导体器件的特性不均。

作为形成图案的方法，例如存在如专利文献1那样的形成方法。

专利文献1：日本特开2013-26399号公报

发明内容

发明要解决的问题

然而，由于加工上的问题，存在所形成的电路等的宽度产生不均的情况。特别是在微细化的半导体器件中，该不均会对半导体器件的特性造成大的影响，因此担心成品率的降低。

因此，本发明的目的在于提供能够抑制半导体器件的特性不均的技术。

为解决上述问题，提供一种技术，具有：接收测定数据的工序，所述测定数据为在具有形成有金属膜的多个槽、和在所述多个槽间设置的多个柱体的衬底之中，所述衬底的中央面中的所述柱体的宽度、和构成于所述中央面的外周的外周面中的所述柱体的宽度的测定数据；及以如下方式在所述槽形成所述调整膜的工序：使得所述柱体的宽度与邻接于所述柱体而形成的调整膜的宽度之和，在所述中央面与所述外周面处成为规定范围内。

发明效果

根据本发明涉及的技术，能够提供可抑制半导体器件的特性不均的技术。

附图说明

图1是说明实施方式涉及的半导体器件的制造流程的说明图。

图2是说明实施方式涉及的晶片的处理状态的说明图。

图3是说明实施方式涉及的硬掩膜形成装置的概要的说明图。

图4是说明实施方式涉及的硬掩膜的膜厚分布的说明图。

图5是说明实施方式涉及的晶片的处理状态的说明图。

图6是说明实施方式涉及的晶片的处理状态的说明图。

图7是说明实施方式涉及的晶片的处理状态的说明图。

图8是说明实施方式涉及的晶片的处理状态的说明图。

图9是说明实施方式涉及的柱体宽度的分布的说明图。

图10是说明实施方式涉及的晶片的处理状态的说明图。

图11是说明实施方式涉及的衬底处理装置的说明图。

图12是说明实施方式涉及的衬底处理装置的说明图。

图13是说明实施方式涉及的衬底处理装置的说明图。

图14是说明实施方式涉及的衬底处理装置的说明图。

图15是说明晶片的处理状态的说明图。

图16是说明晶片的处理状态的说明图。

图17是说明比较例涉及的晶片的状态的说明图。