[发明专利]虚拟GPIO

权利要求书

1.一种集成电路，包括：

处理器；

多个通用输入输出(GPIO)引脚；

配置成从所述处理器接收第一组GPIO信号以及从所述处理器接收第二组GPIO信号的GPIO接口，其中所述GPIO接口被进一步配置成在所述GPIO引脚中的对应GPIO引脚上传送所述第二组GPIO信号；

专用发射引脚；以及

有限状态机(FSM)，其配置成从所述GPIO接口接收所述第一组GPIO信号，并且响应于外部时钟的循环在所述专用发射引脚上将所述第一组GPIO信号作为虚拟GPIO信号的发射集串行地传送到远程处理器。

2.如权利要求1所述的集成电路，其特征在于，进一步包括专用接收引脚，所述FSM进一步配置成响应于所述外部时钟的循环在所述专用接收引脚上从所述远程处理器串行地接收虚拟GPIO信号的接收集，并且向所述GPIO接口提供虚拟GPIO信号的所述接收集。

3.如权利要求1所述的集成电路，其特征在于，所述处理器包括应用处理器。

4.如权利要求1所述的集成电路，其特征在于，所述处理器包括调制解调器处理器。

5.如权利要求2所述的集成电路，其特征在于，所述FSM包括并入串出(PISO)移位寄存器和串入并出(SIPO)移位寄存器。

6.如权利要求1所述的集成电路，其特征在于，所述FSM进一步配置成在由开始位和结束位划界的帧中串行地传送虚拟GPIO信号的所述发射集。

7.如权利要求2所述的集成电路，其特征在于，所述FSM进一步配置成在由开始位和结束位划界的帧中串行地接收虚拟GPIO信号的所述接收集。

8.如权利要求7所述的集成电路，其特征在于，所述FSM进一步配置成通过检测未能接收到所述帧的所述结束位来检测所述远程处理器的故障。

9.如权利要求2所述的集成电路，其特征在于，所述FSM被配置成响应于所述外部时钟的第一时钟沿来串行地传送虚拟GPIO信号的所述发射集，并且响应于所述外部时钟的相反第二时钟沿来串行地接收虚拟GPIO信号的所述接收集。

10.如权利要求7所述的集成电路，其特征在于，所述第一时钟沿是上升时钟沿，并且其中所述第二时钟沿是下降时钟沿。

11.如权利要求1所述的集成电路，其特征在于，所述FSM被进一步配置成将虚拟GPIO信号的所述发射集的当前状态与先前状态进行比较，并且其中所述FSM进一步配置成在所述当前状态相比于所述先前状态改变了时串行地传送所述发射集，所述FSM进一步配置成在所述当前状态相比于所述先前状态未改变时维持所述专用发射引脚上的默认逻辑状态。

12.如权利要求11所述的集成电路，其特征在于，所述FSM进一步配置成在由开始位和结束位划界的帧中串行地传送虚拟GPIO信号的所述发射集，并且其中所述开始位具有与所述默认逻辑状态不同的逻辑状态。

13.如权利要求12所述的集成电路，其特征在于，所述结束位包括所述默认逻辑状态。

14.一种用于集成电路的方法，包括：

在通用输入输出(GPIO)接口处，从处理器接收第一组GPIO信号以及从所述处理器接收第二组GPIO信号，

从所述GPIO接口通过对应GPIO引脚向远程处理器传送所述第二组GPIO信号；

从所述GPIO接口向有限状态机(FSM)并行地提供所述第一组GPIO信号；并且

在所述FSM中，响应于外部时钟的循环在专用发射引脚上将所述第一组GPIO信号作为虚拟GPIO信号的发射集来串行地传送到所述远程处理器。