[发明专利]半导体制造方法

说明书

一种半导体制造方法，包括：提供基板，且于基板上提供图案层；于图案层中形成孔洞；沿着第一方向施加第一定向蚀刻至孔洞的内侧壁；以及沿着第二方向施加第二定向蚀刻至孔洞的内侧壁，其中第二方向与第一方向不同。

技术领域

本公开通常有关使用光微影(或微影)制程形成集成电路的图案或装置，更有关于光微影制程时克服图案角落圆化问题和增强图案保真度的方法。

背景技术

半导体集成电路(integrated circuit，IC)工业经历了指数成长。IC材料和设计的技术进步产生了IC世代，其中每一代具有比上一代更小和更复杂的电路。在IC演进过程中，功能密度(即每晶片面积的内连装置数量)通常随着几何尺寸(即使用制程可产生的最小元件(或线))减少而增加。上述微缩化过程通常通过提高生产效率和降低相关成本以提供益处。但这种微缩化也增加了处理IC和制造IC的复杂性，并且为了实现这些进步，需要IC处理和IC制造的类似发展。

举例来说，在较小的制程节点中，更加突显图案角落圆化(pattern cornerrounding)的问题。图案角落圆化是指在光微影(如阻抗图案)和蚀刻制程(如硬罩幕图案)期间，设计图案之中的直角圆化现象。这个问题直接影响制造半导体时的制程宽裕度(process window)和临界尺寸(critical dimension)变异的控制。因此，非常需要降低图案角落圆化的方法。

发明内容

于一实施例中，本公开关于一种半导体制造方法，包括：提供基板，且于基板上提供图案层；于图案层中形成孔洞；沿着第一方向施加第一定向蚀刻至孔洞的内侧壁；以及沿着第二方向施加第二定向蚀刻至孔洞的内侧壁，其中第二方向与第一方向不同。

于另一实施例中，本公开关于一种半导体制造方法，包括：提供基板，且于基板上提供图案层；于图案层中形成图案，图案具有岛部；沿着第一方向施加第一定向处理至岛部的至少外侧壁；以及沿着第二方向施加第二定向处理至岛部的至少外侧壁，第二方向与第一方向不同，第一定向处理及第二定向处理共同地导致岛部角落部分的抗蚀刻性不同于岛部非角落部分的抗蚀刻性。

于又一实施例中，本公开关于一种半导体制造方法，包括：提供基板；于基板上形成阻抗层；以第一曝光能量施加第一曝光至阻抗层的第一部分，第一曝光能量比阻抗层的曝光阈值高，其中第一部分包围第一矩形区域的四个侧边；以第二曝光能量施加第二曝光至阻抗层的第二部分，第二曝光能量比阻抗层的曝光阈值高，其中第二部分包括延伸至第一矩形区域中的第一直角角落；以及显影阻抗层以形成阻抗图案，阻抗图案对应于第一矩形区域减去第二部分。

附图说明

以下将配合附图详述本公开的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘示且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。

图1是根据本公开一实施例绘示的集成电路设计。

图2是根据本公开一实施例绘示的如于孔洞型图案中克服角落圆化问题方法的流程图。

图3A、4A、5A、6A、7A、9A和10A是根据一些实施例及图2中的方法绘示各种制造阶段中装置的俯视图。

图3B、4B、5B、6B、7B、8A、8B、9B和10B是根据一些实施例及图2中的方法绘示各种制造阶段中装置的剖面图。

图11A、12A、13A、14A和15A是根据一些实施例及图2中的方法绘示各种制造阶段中另一装置的俯视图。

图11B、12B、13B、14B和15B是根据一些实施例及图2中的方法绘示各种制造阶段中另一装置的剖面图。

图16是根据本公开一些实施例绘示于如岛型图案中克服角落圆化问题方法的流程图。

图17是根据本公开一实施例绘示于如岛型阻抗图案中克服角落圆化问题方法的流程图。