[发明专利]低电压带隙基准源电路在审
申请号: | 201710668441.2 | 申请日: | 2017-08-07 |
公开(公告)号: | CN107390758A | 公开(公告)日: | 2017-11-24 |
发明(设计)人: | 李天望;姜黎;袁涛;万鹏 | 申请(专利权)人: | 湖南国科微电子股份有限公司 |
主分类号: | G05F1/56 | 分类号: | G05F1/56 |
代理公司: | 长沙市阿凡提知识产权代理有限公司43216 | 代理人: | 刘伟 |
地址: | 410125 湖南省长沙市*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电压 基准 电路 | ||
本发明提供了一种低电压带隙基准源电路,包括:负温度系数电流产生电路,用于产生负温度系数电流;电压相减电路,用于对所述负温度系数电流产生的不同温度系数的电压进行相减运算。与相关技术相比,本发明提供的低电压带隙基准源电路具有如下有益效果:可以输出1V以下的基准电压;工作电源电压低;基准电压的输出阻抗低,可以直接驱动阻性负载;省略了输出缓冲放大器。
技术领域
本发明涉及基准源电路技术领域,尤其涉及一种低电压带隙基准 源电路。
背景技术
带隙基准源是集成电路中的一个重要模块,传统的实现方法是采 用一个正温度系数的电压和一个负温度系数的电压相加来实现低温 度系数的带隙基准源。此类结构的带隙基准源输出电压在1.25V左 右。随着CMOS技术的发展,芯片的工作电压越来越低,电压基准 在1V以下,通常采用电流模式来实现相应的基准电压源,即通过正 温度系数的电流源和负温度系数的电流源相加,合并后的电流偏置在 电阻上,从而形成基准电压源。
采用电流相加产生的基准源,在使用过程中,通常会需要一个输 出缓冲器来驱动阻性负载。
因此,有必要提供一种新的低电压带隙基准源电路来解决上述问 题。
发明内容
本发明需要解决的技术问题是提供一种低电压带隙基准源电路, 其可以输出1V以下的基准电压,工作电源电压低,基准电压的输出 阻抗低,可以直接驱动阻性负载。
为了解决上述技术问题,本发明提供了一种低电压带隙基准源电 路,包括:
负温度系数电流产生电路,用于产生负温度系数电流;
电压相减电路,用于对所述负温度系数电流产生的不同温度系数 的电压进行相减运算;
所述负温度系数电流产生电路包括:第一PMOS管、第二PMOS 管、第一运算放大器、第一三极管以及第一电阻;所述第一PMOS 管和所述第二PMOS管的源极分别连接电压源,所述第一PMOS管 的栅极连接所述第二PMOS管的栅极和所述第一运算放大器的输出 端,所述第一PMOS管的漏极连接所述第一三极管的发射极和所述 第一运算放大器的负输入端;所述第二PMOS管的漏极连接所述第 一运算放大器的正输入端和所述第一电阻的一端;所述第一三极管的 基极和集电极连接形成二极管形式,所述第一三极管的基极和集电极 连接所述第一电阻的另一端并接地;所述第一电阻的另一端接地;
所述电压相减电路包括:第三PMOS管、第四PMOS管、第二 运算放大器、第二电阻、第三电阻以及第二三极管;所述第三PMOS 管的源极和所述第四PMOS管的源极分别连接电压源,所述第三 PMOS管的栅极连接所述第一运算放大器的输出端和所述第四 PMOS管的栅极,所述第三PMOS管的漏极连接所述第二三极管的 发射极和所述第二运算放大器的正输入端;所述第四PMOS管的栅 极连接所述第一运算放大器的输出端,所述第四PMOS管的漏极连 接所述第二电阻的一端、所述第三电阻的一端以及所述第二运算放大 器的负输入端;所述第二三极管的基极和集电极连接形成二极管形 式,所述第二三极管的基极和集电极连接所述第一电阻的另一端并接 地;所述第二电阻的另一端接地;所述第三电阻的另一端连接所述第 二运算放大器的输出端。
与相关技术相比,本发明提供的低电压带隙基准源电路具有如下 有益效果:
1、可以输出1V以下的基准电压;
2、工作电源电压低;
3、基准电压的输出阻抗低,可以直接驱动阻性负载;
4、省略了输出缓冲放大器。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湖南国科微电子股份有限公司,未经湖南国科微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710668441.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种低功耗低温漂CMOS亚阈值基准电路
- 下一篇:一种基准电压源