[发明专利]一种MII接口到RMII接口的转换装置

说明书

技术领域

本发明涉及计算机领域，具体涉及一种MII接口到RMII接口的转换装置。

背景技术

随着以太网控制器集成度越来越高，在SoC FPGA领域里面，以太网控制器往往只会预留出几种协议接口，其中以MII(Media Independent Interface，介质无关接口)协议接口最为常见。由AMD、Broadcom、美国半导体公司和TI公司联合发布的专为精简媒体独立接口(RMII，Reduced Media Independent

Interface，精简介质无关接口)的新规范，使得系统设计简单易行。所以在实际应用中，往往为了节省管脚数目和降低功耗，经常采用RMII协议接口，但有些SoC FPGA的以太网控制器中并没有留出此种接口。以太网控制器中MII接口协议需要转换为RMII协议接口的场景中，考虑到使用SoC FPGA中的以太网MAC IP的过程中，其不同的产品给出的以太网协议接口不同，而在实际应用中则存在各种不同接口的转换。

目前使用Xilinx公司提供的SoC FPGA中，会有MII到RMII接口转换的IP提供，该IP无法进行移植到其他公司的SoC FPGA平台使用，并且具有自主知识产权。Xilinx公司提供的该方法的具体实现方式即编写该逻辑，并且形成IP，授权给使用该公司产品的客户使用。

由于Xilinx提供实现该方法的方式是通过提供IP，因此无法进行移植，并且可定制定较差，实际需求中进行配置或者优化会受到限制。这种限制使得在很多应用场景中都无法使用该IP。

发明内容

为解决上述技术问题，本发明提供是一种MII接口到RMII接口的转换装置，具体如下：

MII接口到RMII接口的转换装置，包括Mac端的参考时钟端、PHY端的参考时端、Reset信号端、工作模式选择信号端、MII端的接收数据信号端、MII端的接收参考时钟端、MII端的接收数据错误提示信号端、MII端的接收数据有效信号端、RMII端的接收信号端、RMII端的接收数据错误提示信号端、RMII端的载波信号端、MII端的发送参考时钟端、MII端的数据发送有效信号端、MII端的发送数据信号端、RMII端的发送数据信号端、RMII端的发送数据有效信号端，其中MII端的接收数据信号端接MII接口的RXD信号端，MII端的接收参考时钟端接MII接口的RX_CLK信号端，MII端的接收数据错误提示信号端接MII接口的RX_ER信号端，MII端的接收数据有效信号端接MII接口的RX_DV信号端，MII端的发送参考时钟端接MII接口的TX_CLK信号端，MII端的数据发送有效信号端接MII接口的TX_EN信号端，MII端的发送数据信号端接MII接口的TXD信号端，RMII端的接收信号端接RMII接口的RXD信号端，RMII端的接收数据错误提示信号端接RMII接口的RX_ER信号端，RMII端的载波信号端接RMII接口的CRS_DV信号端，RMII端的发送数据信号端接RMII接口的TXD信号端、RMII端的发送数据有效信号端接RMII接口的TX_EN信号端。

进一步的，MII端的接收参考时钟以及MII端的发送参考时钟均由Mac端的参考时钟分频得到。

进一步的，Mac端的参考时钟为50MHz，并经20分频和2分频后得到以太网在MII接口下的工作时钟。

进一步的，MII接口中的RX_DV信号由RMII接口的TX_EN和CRS_DV信号相与得到。

通过本发明的方案，可以实现MII接口与RMII接口的转换，且具有实时转换功能，实时处理，中间不需要缓冲器，增加了信号的处理速度，减小处理时间，并且减少逻辑设计面积。

附图说明

图1示出现有技术中MII接口协议示意图。

图2示出现有技术中RMII接口协议示意图。

图3示出本发明MII接口到RMII接口的转换装置的信号连接示意图。

图4示出本发明MII接口到RMII接口的转换装置的内部实现示意图。

具体实施方式

以下结合说明书附图及具体实施例进一步说明本发明的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1示出现有技术中MII接口协议示意图。

如图1所示，MII接口一共有16根线。

TXD/RXD：数据发送/接收信号，各4根信号线；

TX_ER/RX_ER：发送数据/接收数据错误提示信号；