[发明专利]半导体存储装置

说明书

本发明的实施方式提供一种高集成度的半导体存储装置。实施方式的半导体存储装置具备：第1电极膜及第2电极膜，沿着第1方向及第2方向扩展；第1绝缘板，沿着第2方向上相互隔开的两列而配置，在各列中沿着第1方向间断地配置；第2绝缘板，设置于两列间，沿着n列而配置，在各列中沿着第1方向间断地配置；第3绝缘板，设置于两列中的一列与由第2绝缘板组成的列之间，沿着第1方向间断地配置；第1绝缘部件，设置于第1绝缘板与第3绝缘板之间；以及第2绝缘部件，设置于第2绝缘板与第3绝缘板之间。第1电极膜在两列间被分割为两个部分。第2电极膜在两列间被分割为{(n+1)×2}个部分。

[相关申请]

本申请享有以日本专利申请2017-58210号(申请日：2017年3月23日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

以往以来，在半导体存储装置中，通过将电路微细化而谋求大容量化。然而，因为微细化技术正趋于极限，所以为了谋求更进一步的大容量化，提出了积层型半导体存储装置。积层型半导体存储装置是在衬底上设置有在水平方向上延伸的多条配线以及在垂直方向上延伸的多个半导体部件，且在配线与半导体部件之间设置有电荷储存部件。由此，在配线与半导体部件的每个交叉部分形成有存储单元晶体管。在这种半导体存储装置中，也期望更进一步的高集成化。

发明内容

本发明的实施方式提供一种高集成度的半导体存储装置。

实施方式的半导体存储装置具备：第1电极膜，沿着第1方向及相对于所述第1方向交叉的第2方向扩展；第2电极膜，设置在相对于所述第1电极膜中的除所述第1方向两侧的第1端部及第2端部以外的部分为与包含所述第1方向及所述第2方向的平面交叉的第3方向侧；第1绝缘板，沿着所述第2方向上相互隔开的两列而配置，在各所述列中沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第2绝缘板，设置于所述两列间，沿着所述第2方向上相互隔开的n列(n为1以上的整数)而配置，在各所述列中沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第3绝缘板，设置于所述两列中的一列与包含所述第2绝缘板的列之间，沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第1绝缘部件，设置于所述第1绝缘板与所述第3绝缘板之间，与所述第1绝缘板及所述第3绝缘板相接，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第2绝缘部件，设置于所述第2绝缘板与所述第3绝缘板之间，与所述第2绝缘板及所述第3绝缘板相接，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；半导体部件，在所述第3方向上延伸；以及电荷储存部件，设置于所述第1电极膜中的除所述第1端部及所述第2端部以外的部分与所述半导体部件之间。所述第1电极膜在所述两列间，被所述第2绝缘板、所述第3绝缘板、所述第1绝缘部件及所述第2绝缘部件分割为相互绝缘的两个部分。所述第2电极膜在所述两列间，被所述第2绝缘板、所述第3绝缘板、所述第1绝缘部件及所述第2绝缘部件分割为相互绝缘的{(n+1)×2}个部分。

附图说明

图1是表示实施方式的半导体存储装置的俯视图。

图2是基于图1所示的A-A'线的剖视图。

图3是基于图1所示的B-B'线的剖视图。

图4是基于图1所示的C-C'线的剖视图。

图5是图1的局部放大图。

图6(a)表示本实施方式的半导体存储装置中的漏极侧选择栅极线的连接关系，(b)表示字线的连接关系。

图7是表示实施方式的半导体存储装置的制造方法的剖视图。

图8是表示实施方式的半导体存储装置的制造方法的剖视图。