[发明专利]制造半导体器件的方法

说明书

技术领域

示例实施方式涉及制造半导体器件的方法，更具体地，涉及制造包括鳍式场效应晶体管(FINFET)的半导体器件的方法。

背景技术

半导体器件可以包括包含金属氧化物半导体场效应晶体管(MOS-FET)的集成电路(IC)。随着这样的半导体器件的尺寸和设计规则减小，MOS-FET正越来越被按比例缩小。MOS-FET的尺寸的减小可能导致半导体器件的操作性能劣化。正在进行各种各样的研究以克服与半导体器件的按比例缩小相关的技术限制并实现半导体器件的高性能。

发明内容

示例实施方式能提供制造能够改善电特性的半导体器件的方法。

在一些实施方式中，本公开涉及一种制造半导体器件的方法，该方法包括：图案化衬底以形成有源鳍；在衬底上形成交叉有源鳍的牺牲栅极图案；去除牺牲栅极图案以形成暴露有源鳍的间隙区；以及在由间隙区暴露的有源鳍中形成分离区，其中形成分离区包括在暴露的有源鳍中形成氧化物层以及以杂质注入到暴露的有源鳍中而形成杂质区。

在一些实施方式中，本公开涉及一种制造半导体器件的方法，该方法包括：在衬底上形成在第一方向上延伸的有源鳍；在衬底上在垂直于第一方向的第二方向上形成覆盖有源鳍并彼此间隔开的第一牺牲栅极图案、第二牺牲栅极图案和第三牺牲栅极图案；去除第一牺牲栅极图案、第二牺牲栅极图案和第三牺牲栅极图案以形成暴露有源鳍的部分的第一间隙区、第二间隙区和第三间隙区；仅在有源鳍的由第二间隙区暴露的部分中形成氧化物层，其中第二间隙区设置在第一间隙区与第三间隙区之间；以及形成分别填充第一间隙区、第二间隙区和第三间隙区的第一栅极图案、第二栅极图案和第三栅极图案。

在一些实施方式中，本公开涉及一种制造半导体器件的方法，该方法包括：图案化衬底以形成从衬底的表面突出的有源鳍；在衬底上在垂直于第一方向的第二方向上形成覆盖有源鳍并彼此间隔开的第一牺牲栅极图案、第二牺牲栅极图案和第三牺牲栅极图案；去除第一牺牲栅极图案、第二牺牲栅极图案和第三牺牲栅极图案以形成暴露有源鳍的部分的第一间隙区、第二间隙区和第三间隙区；以及在有源鳍的由第二间隙区暴露的部分中形成隔离区，其中形成隔离区包括在有源鳍的由第二间隙区暴露的部分中形成氧化物层。

附图说明

示例实施方式将由以下结合附图的简要描述被更清楚地理解。附图表示了如在此描述的非限制性的示例实施方式。

图1A是示出根据示例实施方式的半导体器件的俯视图。

图1B是沿图1A的线I-I'截取的剖视图。

图1C是沿图1A的线II-II'截取的剖视图。

图2是示出根据示例实施方式的制造半导体器件的方法的流程图。

图3A、4A、5A、6A、7A、8A和9A是示出根据示例实施方式的制造半导体器件的方法的俯视图。

图3B、4B、5B、6B、7B、8B和9B分别是沿图3A、4A、5A、6A、7A、8A和9A的线I-I'截取的剖视图。

图3C、4C、5C、6C、7C、8C和9C分别是沿图3A、4A、5A、6A、7A、8A和9A的线II-II'截取的剖视图。

图10A和10B是示出根据示例实施方式的形成用于半导体器件的分离区的方法的分别沿图9A的线I-I'和II-II'截取的剖视图。

图11A和11B是示出根据示例实施方式的形成用于半导体器件的分离区的方法的分别沿图9A的线I-I'和II-II'截取的剖视图。

不同的附图中相似或相同的附图标记的使用旨在指示相似或相同的元件或特征的存在。

具体实施方式

现在将参照其中示出了示例实施方式的附图更充分地描述示例实施方式。当在这里使用时，术语“材料连续”和“材料上连续”可以指同时且由相同材料形成的结构、图案和/或层，而不破坏它们由其所形成的材料的连续性。作为一个示例，处于“材料连续”或“材料上连续”的结构、图案和/或层可以是均匀的整体结构。

当在这里使用时，描述为“电连接”的项目被配置为使得电信号能从一个项目传递到另一项目。因此，物理地连接到无源电绝缘部件(例如印刷电路板的预浸材料层、连接两个器件的电绝缘粘合剂、电绝缘的底部填充物或模制层等)的无源导电部件(例如导线、焊盘、内部电线等)不被电连接到该部件。此外，彼此“直接电连接”的项目通过诸如例如导线、焊盘、内部电线、穿通通路等的一个或更多个无源元件被电连接。照此，直接电连接的部件不包括通过诸如晶体管或二极管的有源元件而电连接的部件。