[发明专利]具有电容连接垫的半导体结构与电容连接垫的制作方法

说明书

本发明公开一种具有电容连接垫的半导体结构与电容连接垫的制作方法。该具有电容连接垫的半导体结构包含一基底，其中具有多个接触结构、一第一介电层位于该基底与该些接触结构上、以及多个电容连接垫，每一该电容连接垫位于一该第一介电层中并与一该接触结构电连接，其中该些电容连接垫呈现上宽下窄且顶面下凹的形状。

技术领域

本发明涉及一种制作连接垫结构的方法。更特定言之，其是涉及一种制作动态随机存取存储器(dynamic random access memory,DRAM)中存储节点(storage node)的连接垫的方法暨其所产生的结构。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷存储装置，以接收来自于位线及字符线的电压信号。DRAM中的电容通过其下电极来与电容连接垫(landing pad)电连接并与晶体管的漏极形成存取通路。随着DRAM上的集成度快速增加，电容连接垫的尺寸也越作越小，然而受限于制作工艺技术瓶颈之故，利用曝光步骤定义电容连接垫的位置时常有对不准的情况发生，其误差容限值很小，导致后续在形成电容连接垫时相邻的电容连接垫与位线之间会发生短路的问题。故此，现有具备凹入式栅极结构的DRAM单元的制作工艺仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

发明内容

为了改善前述DRAM单元制作工艺中容易发生的问题，本发明提出了一种新颖的电容连接垫制作方法暨其所制作出的电容连接垫结构，其特点在于采用先界定出连接垫凹槽再填入连接垫金属的反步调作法(reverse tone)，可有效解决存储节点电容与电容连接垫对位不准的问题，而其上宽下窄且顶面下凹的连接垫外型设计也可改善存储节点电容与电容连接垫之间容限值过低易短路的问题，并增加两者之间的接触面积。

本发明的其一目的即在于提出一种制作连接垫的方法，其步骤包含提供一基底，该基底中具有多个接触结构、在该基底上形成第一介电层、在该第一介电层中形成多个第一凹槽，其中每一该第一凹槽裸露出一个该接触结构且呈现上宽下窄的形状、以及在该些第一凹槽中填入接触材料以形成连接垫，其中该些连接垫的顶面呈现下凹的形状。

本发明的另一目的即在于提出一种连接垫，其结构包含一基底，该基底中具有多个接触结构、一第一介电层，位于该基底与该些接触结构上、以及多个连接垫，每一该连接垫位于一该第一介电层中并与一该接触结构电连接，其中该些连接垫呈现上宽下窄且顶面下凹的形状。

本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后必然可变得更为明了显见。

附图说明

本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：

图1A与图1B分别为根据本发明实施例半导体结构在形成电容接触结构(storagenode contact)后的顶面示意图与截面示意图；

图2A与图2B分别为根据本发明实施例半导体结构在电容接触结构上形成第一介电层以及第一光致抗蚀剂后的顶面示意图与截面示意图；

图3A与图3B分别为根据本发明实施例半导体结构在第一次蚀刻制作工艺后的顶面示意图与截面示意图；

图4A与图4B分别为根据本发明实施例半导体结构在第一介电层上形成第二光致抗蚀剂的顶面示意图与截面示意图；