[发明专利]一种嵌入式基板

说明书

本申请涉及集成电路技术领域，公开一种嵌入式基板。用以解决现有技术中的嵌入式基板由于其全部芯片占用面积较大和产品可靠性较低，限制了嵌入式基板的封装集成度的进一步提高的问题。该嵌入式基板包括：基板，基板厚度方向上的两侧分别设有至少一个第一腔室，至少两个第一电子器件，每个第一电子器件与一个第一腔室对应设置；封装层，封装层填充于每个第一腔室内并包覆每个第一腔室内的第一电子器件，封装层设有多个第一连接孔，每个第一连接孔与一个第一电子器件的一个引脚对应设置、并与对应的引脚导通；导电线路层，导电线路层的一部分填充于多个第一连接孔内并与每个第一连接孔对应的引脚连接。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种嵌入式基板。

背景技术

随着电子产品的设计趋势朝向小型化和轻薄化的方向发展，产品模块的封装集成度也随之提高，目前在业界出现了将芯片嵌入基板内的高密度互连集成技术。采用该技术制成的嵌入式基板的结构如图1所示，图1为目前一种常见的嵌入式基板的剖面结构示意图，该嵌入式基板包括基板10和封装于基板10内的第一芯片20和第二芯片30，其中，基板10上形成有多个腔室11，每个腔室11内通过树脂40封装有一个第一芯片20或一个第二芯片30，第一芯片20的焊盘21、第二芯片30的正面焊盘31以及背面焊盘32均与导电层50连接，以实现与外层电路的连接，第二芯片30的正面焊盘31和背面焊盘32还可通过导电层50实现双面互连。图1所示的嵌入式基板目前常用的制造方法为：在基板上通过蚀刻形成一个或多个腔室11，在每个腔室11内置入对应的第一芯片20或第二芯片30，再使用树脂40将第一芯片20和第二芯片30密封并双面压合，然后通过激光钻孔和填孔镀铜形成导电层50。

图1所示的嵌入式基板与传统基板相比，省去了基板表面预留的芯片安装空间，从而可减少全部芯片的封装体积，提升了芯片的封装集成度，然而，在此结构的嵌入式基板中，每个芯片需占用一个腔室，导致全部芯片所占用的面积较大，而且，参见图1所示，在第一芯片20的厚度大于第二芯片30时，会导致第二芯片30的焊盘盲孔高度大于第一芯片20的焊盘盲孔高度，在对第二芯片30进行填孔镀铜时，第二芯片30的焊盘盲孔无法完全填满，使得嵌入式基板的最终产品产生图1所示的气泡01及焊盘凹坑02，降低了嵌入式基板的可靠性。由于现有技术中的嵌入式基板存在全部芯片占用面积较大和产品可靠性较低的问题，限制了嵌入式基板的封装集成度的进一步提高。

发明内容

本申请提供一种嵌入式基板，用以解决现有技术中的嵌入式基板由于其全部芯片占用面积较大和产品可靠性较低，限制了嵌入式基板的封装集成度的进一步提高的问题。

第一方面，本申请提供了一种嵌入式基板，包括：

基板，所述基板厚度方向上的两侧分别设有至少一个第一腔室，每个第一腔室在所述基板厚度方向上的深度小于所述基板的厚度；

至少两个第一电子器件，每个第一电子器件与一个第一腔室对应设置、并位于对应的第一腔室内；

封装层，所述封装层填充于每个第一腔室内并包覆每个第一腔室内的第一电子器件，所述封装层设有多个第一连接孔，每个第一连接孔与一个第一电子器件的一个引脚对应设置、并与对应的引脚导通；

导电线路层，所述导电线路层的一部分填充于所述多个第一连接孔内并与每个第一连接孔对应的引脚连接。

上述嵌入式基板中，在基板的厚度方向上的两侧分别设有至少一个第一腔室，每个第一腔室内通过封装层封装有一个第一电子器件，由于基板的两侧均可进行第一电子器件的封装，减小了全部的第一电子器件在基板上的占用面积，进而提高了嵌入式基板的集成度；而且，在第一电子器件的厚度较薄时，由于每个第一腔室在基板厚度方向上的深度小于基板的厚度，可减小第一电子器件的引脚与封装层之间的距离，进而可减小每个第一连接孔的深度，使导电线路层不易在第一连接孔处形成气泡和凹坑缺陷，提高了嵌入式基板的产品可靠性。因此本申请提供的嵌入式基板可减小全部电子器件的占用面积、并且可提高产品的可靠性，从而可进一步提高嵌入式基板的封装集成度。