[发明专利]基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置

权利要求书

1.一种基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置，其特征是，由电容C、运放AMP、开关S以及防护层走线AB构成，防护层走线AB的B端接输入电压VIN，A端接运放AMP的负向输入端，电容C的一端接运放AMP的负向输入端，另一端接运放AMP的输出端VOUT，开关S与电容C并联，运放AMP的正向输入端接参考电压VREF，开关S由周期为T的时钟信号CLK控制，当时钟CLK处于高电平时，开关闭合，CTIA处于复位状态，VOUT＝VREF，当CLK处于低电平时，开关打开，CTIA处于积分状态，输出VOUT与输入有关，其中，积分结束时刻，输出表达式(1)为：

对于固定的输入电压VIN、参考电压VREF、电容值C以及时钟周期T，当防护层走线确定后，即R_AB确定，积分过程中，VOUT将由VREF降至某一固定值VC，若攻击者通过FIB修改走线，会使得等效电阻R_AB发生改变，从而使得VOUT改变，因此，一旦识别出积分结束时刻，VOUT相比设计值发生了变化，即可判断受到了FIB攻击；

积分结束时刻，一旦检测到跨阻放大器输出VOUT保持VREF不变，则证明受到FIB断路攻击；一旦跨阻放大器输出VOUT小于固定值VC，则证明受到FIB短路攻击。

2.如权利要求1所述的基于电容反馈跨阻放大器芯片顶层防护层完整性检测装置，其特征是，在带隙基准输出级电阻R3的上方，再串接一个电阻R2，用以产生VIN，设流过输出级的电流为I，且I为恒定值，则VREF＝I*R3，VIN＝I*(R2+R3)，故VIN-VREF＝I*R2，将上式代入式(1)可得式(2)：