[发明专利]一种抗大频偏的QPSK基带恢复系统

权利要求书

1.一种抗大频偏的QPSK基带恢复系统，其特征在于：包括数据采样模块(1)、载波速率预估计模块(2)、开关选择模块(3)、低速基带恢复模块(4)、载波锁定检测模块(5)、高速基带恢复模块(6)和定时同步判决输出模块(7)，其中：

所述数据采样模块(1)，用于对接收的调制信号进行采样，并输出采样后数据INDATA；

所述载波速率预估计模块(2)，用于对采样后数据INDATA的载波频率进行粗略估计，并输出载波估计频率f_c；

所述开关选择模块(3)，用于控制低速基带恢复模块(4)的关闭和高速基带恢复模块(6)的开启；

所述低速基带恢复模块(4)，采用Costas环结构，其本地载波频率f_cc的初值为f_c，用于对采样后数据INDATA进行低速基带数据恢复，并输出本地载波频率f_cc、相位累加值θ₀和低速基带数据BLDATA；

所述载波锁定检测模块(5)，用于判断低速基带恢复模块(4)的本地载波信号S_c是否锁定，对锁定后的本地载波频率f_cc进行滤波，并输出开关信号Lock和f_cc的滤波结果f₀；

所述高速基带恢复模块(6)，采用开环结构，用于在开关选择模块(3)的控制下，以滤波结果f₀为本地载波频率，利用相位累加值θ₀进行补偿，实现对采样后数据INDATA进行高速基带数据恢复，并输出得到的高速基带数据BHDATA；

所述定时同步判决输出模块(7)，用于对低速基带数据BLDATA和高速基带数据BHDATA进行定时同步和硬判决，并输出得到的解调输出数据OUTDATA。

2.根据权利要求1所述的一种抗大频偏的QPSK基带恢复系统，其特征在于：所述载波速率预估计模块(2)，包括载波预测序列存储模块(21)、N个低通滤波器(22)及1个功率计算单元(23)，其中：

载波预测序列存储模块(21)，用于将其中预先存储的N个单频信号分别与采样后数据INDATA进行混频，得到N个混频后序列并输出；

N个低通滤波器(22)，其截止频率小于调制信号的符号速率，用于对N个混频后序列进行低通滤波，得到N个滤波后序列并输出；

功率计算单元(23)，用于计算各滤波后序列的信号功率，选择出计算结果中的最大值，并将该最大值对应的单频信号的频率值f_c输出。

3.根据权利要求1所述的一种抗大频偏的QPSK基带恢复系统，其特征在于：所述开关选择模块(3)，其对低速基带恢复模块(4)的关闭和高速基带恢复模块(6)的开启的控制，是在接收到载波锁定检测模块(5)发出的Lock信号时实现的。

4.根据权利要求1所述的一种抗大频偏的QPSK基带恢复系统，其特征在于：所述低速基带恢复模块(4)，其在载波速率预估计模块(2)估计出载波估计频率f_c后，对采样后数据INDATA进行低速基带数据恢复。

5.根据权利要求1所述的一种抗大频偏的QPSK基带恢复系统，其特征在于：所述载波锁定检测模块(5)，其判断低速基带恢复模块(4)的本地载波信号S_c是否锁定，是利用低速基带数据BLDATA的幅度信息，采用自归一化M阶非线性检测算法实现的，当检测出本地载波信号S_c锁定时，开始在预时间t内对本地载波频率f_cc进行均值滤波，并在时间t结束后输出开关信号Lock和f_cc的均值滤波结果f₀。