[发明专利]用于MIPI C-PHY接收器的突发模式时钟数据恢复电路

权利要求书

1.一种设备，其包括：

时钟恢复电路，其经耦合以接收多个数据信号，且作为响应提供经恢复的时钟信号，其中所述多个数据信号中的每一者包含数据和嵌入时钟信号，其中所述多个数据信号是基于经编码符号，且其中所述时钟恢复电路经耦合以：

响应于所述多个数据信号中的第一者而产生所述经恢复的时钟信号，其中循序地接收所述多个数据信号中的每一者；以及

响应于所述多个数据信号中的所述第一者而提供所述经恢复的时钟信号的至少一个时钟脉冲；以及

数据恢复电路，其经耦合以接收所述多个数据信号和所述经恢复的时钟信号，且响应于所述经恢复的时钟信号来提供多个经恢复的数据信号，其中所述数据恢复电路经耦合以：

使所述多个数据信号中的每一者延迟；以及

响应于所述至少一个时钟脉冲来捕获所述经延迟的多个数据信号中的每一者。

2.根据权利要求1所述的设备，其中所述时钟恢复电路包括：

多个脉冲产生电路，其经耦合以接收所述多个数据信号中的相应一者，且作为响应提供多个脉冲信号，其中所述多个脉冲信号遵循接收所述多个数据信号的循序次序，且其中响应于所述多个数据信号中的所述第一者而提供所述多个脉冲信号中的第一者；

时钟产生器电路，其经耦合以接收所述多个脉冲信号，且响应于接收到的所述多个脉冲信号中的所述第一者而提供所述至少一个时钟脉冲，且进一步经耦合以响应于复位信号而复位；以及

延迟器，其经耦合以接收所述至少一个时钟脉冲，使所述至少一个时钟脉冲延迟第一延迟量，且作为响应提供所述复位信号。

3.根据权利要求2所述的设备，其中所述时钟产生器电路包括：

多个触发器，其经耦合以在相应的时钟输入处接收所述多个脉冲信号中的相应一者，其中所述多个触发器中的每一者的数据输入耦合到高参考电压，且复位输入经耦合以接收所述复位信号，且进一步经耦合以作为响应提供相应的信号脉冲；以及

“或”门，其经耦合以从所述多个触发器中的每一者接收所述信号脉冲，且作为响应提供所述经恢复的时钟信号。

4.根据权利要求2所述的设备，其中所述时钟产生器电路包括：

多个反相器，其经耦合以接收所述多个脉冲信号中的相应一者，且作为响应提供相应的经反相脉冲信号；

多个晶体管，其耦合于经由第一复位晶体管的源极处的高参考电压与漏极处的第一节点之间，且进一步经耦合以在栅极处接收所述反相脉冲信号中的相应一者；以及

第二复位晶体管，其在漏极处耦合到所述第一节点，且在源极处耦合到接地，且进一步经耦合以在栅极处接收所述复位信号，

其中所述时钟脉冲中的所述第一者使所述多个晶体管中的所述相应一者能够将所述高参考电压耦合到所述第一节点，其中所述第一节点是所述时钟产生器电路的输出，且其中所述高参考电压到所述第一节点的所述耦合提供所述经恢复的时钟信号。

5.根据权利要求4所述的设备，其中所述多个晶体管是p沟道晶体管，且所述第一复位晶体管是p沟道晶体管，且所述第二复位晶体管是n沟道晶体管。

6.根据权利要求1所述的设备，其中所述数据恢复电路包括：

多个延迟器，其经耦合以接收所述多个数据信号中的相应一者，使所述相应数据信号延迟一延迟量，且作为响应提供相应的经延迟数据信号；以及

多个锁存器，其经耦合以在数据输入上接收相应的经延迟数据信号，且在时钟输入上接收所述经恢复的时钟信号，且进一步经耦合以响应于所述经恢复的时钟信号而锁存所述经延迟的数据信号，并提供所述经延迟的数据信号作为所述经恢复的数据信号。

7.根据权利要求6所述的设备，其中所述多个锁存器是D触发器。

8.根据权利要求1所述的设备，其中所述经编码的符号符合MIPIC-PHY标准。