[发明专利]一种流水线避免堵塞的电路实现方法

说明书

技术领域

本发明涉及数字电路设计技术，尤其涉及一种流水线避免堵塞的电路实现方法。

背景技术

考虑到高速协同协议处理器系统中的高速协议处理部分的电路，由于协议处理本身的复杂性导致电路规模庞大，寄存器众多，同时具有较大的动态功耗与较高的时钟频率，以及很高的操作频率，导致寄存器与相关组合逻辑电路充放电频率极高，对于芯片电路的供电与压降变化都有很高的设计要求与设计难度，采用传统的流水线结构数据处理方式，每个时钟进行处理的逻辑复杂度都非常高，对于电路后端设计具有极大的挑战。传统的流水线结构处理方式，由于数据处理相关性的问题，流水线容易出现等待延时和停滞情况，对于整个芯片的效率有较大影响。

流水线技术是把一个处理过程分解为若干个子过程，每个子过程由一个专门的功能部分来实现。因此，流水线实际上是把一个大的处理功能部分分解为多个独立的功能部分，并依靠他满的并行工作来提高吞吐率。

在数字电路设计时，设计者都希望设计出具有理想速度的电路系统。目前，流水线技术是很好的备选方案，特别是在组合逻辑占主要成分的电路中，采用流水线技术进行数据处理更是首选方案。传统的数据处理通路中，数据通路被分为n级，为流水线数据通路。

对于数据通路，设tpd=X，则该电路（忽略寄存器影响）从输入到输出的时间是X，输入输出的频率为1/X，即数据处理的频率为1/X。数据通路中，设输入到输出的时间为X，数据处理过程被分为n步，则每步所需的处理时间为X/n，当前一个数据处理步骤完成后，数据传递给下一个寄存器进行下一步骤进行处理。在多个时钟周期连续的情况下，每经过X/n的时间，可对该流水线输入一个数据，同时该流水线输出一个已完成处理的数据，所以流水线的输入输出频率为n/X，提高到了传统数据通路的n倍，即数据处理频率提高到传统数据通路的n倍，

采用流水线的电路结构虽然能够提高整个设计的效率，但是流水线本身对于数据的相关性有较高的要求，如果流水线不同级直接的处理结果具有相关性和依赖性，则流水线的效率会显著降低

当遇到数据处理（1）需要用到数据处理（n）的结果的时候，如果数据处理（n）的处理步骤尚未完成，则数据处理（1）是不能够完成的，在这种情况下，从电路设计的角度，只能暂时停滞整个流水线，待数据处理（n）完成数据处理，输出结果之后，才能恢复整个流水线的工作状态。在大规模数据协同处理芯片中，此类数据相关性的情况经常出现，采用传统流水线结构，会使整个芯片的效率降低，从而对系统设计的性能产生负面影响。

发明内容

为了解决以上技术问题，本发明提出了一种流水线避免堵塞的电路实现方法。采用新型的避免流水线堵塞的电路结构，可以避免流水线的停滞，提高芯片的执行效率。

本发明的技术方案是

一种流水线避免堵塞的电路实现方法，包括如下步骤

1）将D2数据存入MemoryA中可用地址空间X处，

2）将各指针组合的id存入MemoryB中，id由Src.id和addr.x，其中

Src.id记录的是D2数据来自于第几级流水线；

Addr.x记录的是D2数据存储在MemoryA中的地址位域；

3）将当前的dst.id发送到Dn-1数据中记录保存，dst.id记录的是当前组合id保存在MemoryB中的地址位置。

完成D2数据现场的保存后，流水线继续运行，D2之外的每一级数据都继续向下一级进行流转执行，

当D2需要用到的预算数据Dn-1在到达第n级完成运算输出结果后，Dn-1的数据流根据其中附着的dst.id寻址找到D2数据的src.id与D2数据的存储地址，通过地址addr.x访问Memory A获得D2的原始数据，并根据src.id找到D2数据2进入的流水线级数；

通过等待控制逻辑判断该级数流水线当前是否有正在进行的数据流处理，如果存在正在处理的数据流，则D2数据需要在MemoryA中继续等待。

当该级数流水线没有正常数据流入进行处理的时钟周期出现的时候，通过WaitArb的调度，将MemoryA中地址x内存放的数据D2送入该线级流水线中进行处理，其余流水线级与数据正常流转。

本发明的有益效果是：