[发明专利]一种高速实时图像处理系统的硬件电路

说明书

本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。

技术领域

本发明涉及一种高速实时图像处理系统电路，是基于Camera Link接口和双DSP+FPGA架构的高帧频图像处理电路。

背景技术

在现代化的战争中，图像处理技术极大的提高了军事战斗能力，在对物体识别、目标定位、实时跟踪、快速摧毁以及地形侦测、情报获取等方面发挥着非常重要的作用。随着科学技术的日新月异和信息技术的快速进步，人们对图像处理的速度和质量的要求愈加提高。以CCD器件作为感光器件的工业数字相机发展迅速，现阶段CCD器件正在朝高帧频宽视角的方向发展，其结果是数据量的不断提升，具体体现在图像像素的提升和帧频的增加，一帧图像的像素由几十万发展到几千万，图像的帧频也得到了量的提升，由几十帧发展到上百帧，甚至几百帧上千帧的级别。众相机接口协议中，Camera Link接口由于工作效率高、协议标准简单、性能优越、通信距离远、成本低廉的优点，在新型图像处理系统中具有非常广泛的发展空间。目前，常规的Camera Link接口的图像处理电路已经不能满足高速处理的要求。

发明内容

本发明的目的在于提供一种高速实时图像处理系统，用于解决上述现有技术的问题。

本发明一种高速实时图像处理系统，其特征在于，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。

根据本发明的高速实时图像处理系统的一实施例，其中，数据存储电路包括：四颗DDR3芯片以及两颗DDR2芯片；四颗DDR3芯片与FPGA连接，分别存储解码后的所有帧图像数据，其中每一组两颗DDR3芯片内的数据再分别提供给一个DSP和VGA模拟显示使用；另外两颗DDR2芯片分别挂接在两DSP上，供DSP芯片作跟踪识别算法时暂存图像用。

根据本发明的高速实时图像处理系统的一实施例，其中，图像解码电路采用5片图像解码芯片搭配电容隔直滤波和电阻，组成视频解码芯片组。

根据本发明的高速实时图像处理系统的一实施例，其中，模拟显示电路包括DA转换器以及外围电容电阻。

根据本发明的高速实时图像处理系统的一实施例，其中，摄像机的信号包括：图像数据信号、相机控制信号、串行通信信号和电源信号。

根据本发明的高速实时图像处理系统的一实施例，其中，FPGA向模拟显示电路提供10位的R、G、B分量数字信号和消隐信号，转换成模拟的三基色信号，通过D-Sub电缆连接到VGA显示器的接口上；而行同步信号和场同步信号由FPGA产生后直接接入D-Sub电缆，模拟显示电路产生时序匹配的行场同步以及消隐信号。