[发明专利]一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法

说明书

本发明提出了一种具有复合介质层(Composite Dielectric Layer，CDL)宽带隙纵向双扩散金属氧化物半导体场效应管(VDMOS)及其制作方法，该器件主要是在器件栅电极下方漂移区侧壁形成半绝缘多晶硅层(SIPOS)和高介电常数(High K)介质层组成的复合介质层。器件关断时SIPOS柱与High K介质层上具有均匀的电场，通过电场调制使得器件的漂移区内电场分布均匀。同时，SIPOS柱与High K介质层共同辅助耗尽漂移区，大幅度提高了器件漂移区的耗尽能力使得器件的漂移区掺杂浓度增加，导通电阻降低。在器件开启时漂移区的侧壁上具有多数载流子积累层，使得器件的导通电阻进一步降低。

技术领域

本发明涉及半导体器件领域，特别是涉及一种沟槽(Trench)型的纵向双扩散金属氧化物半导体场效应管。

背景技术

宽带隙半导体材料具有大的禁带宽度、高临界击穿电场、高热导率和高电子饱和漂移速度等特点，因此其在大功率、高温以及高频的电力电子领域有非常广阔的应用前景。目前在以宽带隙半导体典型的SiC为衬底的场效应管中，垂直双扩散金属氧化物半导体场效应管(VDMOS)是被广泛研究的对象之一。在1985年由D.Ueda等人提出了沟槽(Trench)MOS结构。采用U型沟槽结构使得器件的导通沟道由横向变为纵向，有效地消除了JFET的电阻，大大增加了原胞密度，提高了器件的电流处理能力。然而在功率器件高压应用领域内，随着器件击穿电压的升高，功率VDMOS外延层厚度不断增加，漂移区掺杂浓度逐渐降低，导致器件的导通电阻会随着器件击穿电压增加而增加，使得器件的导通损耗增大。

发明内容

本发明提出了一种具有复合介质层(Composite Dielectric Layer，CDL)宽带隙半导体纵向双扩散金属氧化物半导体场效应管(VDMOS)，旨在进一步优化宽带隙半导体VDMOS器件击穿电压与比导通电阻的矛盾关系。

本发明的技术方案如下：

一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管，包括：

半导体材料的衬底，兼作漏区；

在衬底上外延生长形成的漂移区；

在所述漂移区上表面掺杂形成的左、右两处基区；

在所述基区上部掺杂分别形成的源区和沟道衬底接触；

在所述源区和沟道衬底接触上表面形成的源极；

在所述漏区下表面形成的漏极；

有别于现有VDMOS的是：

所述衬底以及漂移区的材料是宽带隙半导体材料，在所述左、右两处基区之间刻蚀的沟槽，沟槽沿纵向穿过漂移区至衬底漏区；沟槽的深宽比根据器件的漂移区的长度和宽度来确定，漂移区的长度根据击穿电压要求确定；

在所述沟槽侧壁依次形成的栅绝缘层、具有掺氧的半绝缘多晶硅层，使半绝缘多晶硅层纵向两端与器件的栅漏两端相连；半绝缘多晶硅层纵向表面对应于基区为重掺杂区域；在半绝缘多晶硅层纵向表面对应于基区形成的栅极。

在表面成为半绝缘多晶硅层的沟槽内填充High K介质，High K介质与漂移区纵向等高。

在以上方案的基础上，本发明还作了如下优化：

High K材料的相对介电常数是100～2000。

横向上High K介质的宽度(也即表面成为半绝缘多晶硅层的沟槽的宽度)为0.2～5μm。

栅绝缘层的厚度根据阈值电压确定，典型值为0.02～0.1μm。