[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供基底；在所述基底内形成沟槽，所述沟槽底部暴露出基底；在所述沟槽内形成牺牲层；在所述牺牲层上形成纳米线，所述纳米线的材料与牺牲层的材料不同；形成所述纳米线之后，去除所述牺牲层，使纳米线到沟槽的底部有间隙；去除所述牺牲层之后，形成包围纳米线的栅极结构。所述方法形成的纳米线器件的性能较好。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越小，而晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应、抑制漏电流，三维晶体管技术得到了发展，例如：纳米线场效应晶体管(Nanowire FET)。所述纳米线场效应晶体管能够在减小晶体管尺寸的同时，克服短沟道效应，抑制漏电流。

然而，现有技术制备的纳米线器件的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提高纳米线器件的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底内形成沟槽，所述沟槽底部暴露出基底；在所述沟槽内形成牺牲层；在所述牺牲层上形成纳米线，所述纳米线的材料与牺牲层的材料不同；形成所述纳米线之后，去除所述牺牲层，使所述纳米线到沟槽的底部有间隙；去除所述牺牲层之后，形成包围纳米线的栅极结构。

可选的，所述沟槽的形成步骤包括：在所述基底上形成第一掩膜层，所述第一掩膜层内具有掩膜开口，所述掩膜开口暴露出部分基底的顶部表面；以所述掩膜层为掩膜，刻蚀所述基底，形成所述沟槽。

可选的，以所述第一掩膜层为掩膜刻蚀所述基底的工艺包括：干法刻蚀工艺、湿法刻蚀工艺或者干法刻蚀工艺与湿法刻蚀工艺相结合的工艺；所述干法刻蚀工艺包括：各向异性干法刻蚀工艺；所述各向异性干法刻蚀工艺的参数包括：刻蚀气体包括CF₄、HBr、SF₆，Cl₂中的一种或者多种组合。

可选的，所述纳米线的形成步骤包括：在所述掩膜开口内形成纳米线膜；在所述第一掩膜层上和部分纳米线膜上形成第二掩膜层；以所述第二掩膜层为掩膜，刻蚀所述纳米线膜，直至暴露出牺牲层的顶部表面，形成所述纳米线；所述纳米线位于掩膜开口内，且所述纳米线两端与第一掩膜层的侧壁相接触。

可选的，所述纳米线膜的材料包括：硅、碳化硅、硅锗、硅氮或者硅锗锡；所述纳米线膜的形成工艺包括：第二外延生长工艺。

可选的，所述纳米线膜的材料为硅时，所述第二外延生长工艺的参数包括：外延气体包括硅烷，温度为700摄氏度～800摄氏度，时间为20分钟～50分钟。

可选的，形成所述栅极结构之后，还包括：去除所述第一掩膜层，暴露出基底的顶部表面；去除所述第一掩膜层之后，在所述栅极结构两侧的基底上形成源漏掺杂层，所述源漏掺杂层与纳米线两端的侧壁相接触。

可选的，所述沟槽的深度为100纳米～300纳米，所述沟槽的顶部为长方形，所述长方形的长度为10纳米～40纳米，所述长方形的宽度为30纳米～200纳米。

可选的，所述牺牲层的形成工艺包括：第一外延生长工艺；所述牺牲层的材料为单晶半导体材料；所述单晶半导体材料包括：硅、碳化硅、硅锗、硅氮或者硅锗锡。

可选的，所述牺牲层的材料为碳化硅时，所述第一外延生长工艺的参数包括：碳硅的摩尔比为1％～10％，温度为700摄氏度～800摄氏度，时间为20分钟～50分钟。