[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：形成基底，所述基底包括衬底、位于所述衬底上的栅极结构以及位于相邻栅极结构之间衬底上的刻蚀停止层，所述刻蚀停止层还延伸至所述栅极结构的侧壁上；形成保护层，所述保护层覆盖相邻栅极结构之间的刻蚀停止层，且露出部分所述栅极结构侧壁上的刻蚀停止层；形成所述保护层之后，对露出的所述刻蚀停止层进行减薄处理。通过在减薄处理之前，形成所述保护层，在保证所述刻蚀停止层厚度的前提下，扩大相邻栅极结构之间间隙的宽度，降低层间介质层填充工艺难度和扩大接触孔工艺窗口的兼顾，有利于良率的提高，有利于所形成半导体结构性能的提高。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的互连需要，目前不同半导体结构之间以及半导体结构与电路之间是通过由插塞和互连线构成的互联结构实现电连接的。而且在插塞的结构中还引入了多种功能膜层，从而达到减小接触电阻、防止金属扩散等目的。

随着尺寸的不断减小，现有工艺形成具有插塞的半导体结构往往会容易窗口过小、良率过低或者性能不良的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以扩大工艺窗口、提高良率，改善半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底、位于所述衬底上的栅极结构以及位于相邻栅极结构之间衬底上的刻蚀停止层，所述刻蚀停止层还延伸至所述栅极结构的侧壁上；形成保护层，所述保护层覆盖相邻栅极结构之间的刻蚀停止层，且露出部分所述栅极结构侧壁上的刻蚀停止层；形成所述保护层之后，对露出的所述刻蚀停止层进行减薄处理。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底、位于所述衬底上的栅极结构以及至少位于相邻栅极结构之间衬底上的刻蚀停止层；层间介质层，至少填充于相邻栅极结构之间，相邻栅极结构之间的层间介质层远离所述基底一侧的宽度大于相邻栅极结构之间的层间介质层靠近所述基底一侧的宽度。

与现有技术相比，本发明的技术方案具有以下优点：

由于所述减薄处理在所述保护层形成之后进行，所以在减薄处理过程中，所述保护层能够起到保护相邻栅极结构之间衬底上的刻蚀停止层，防止所述刻蚀停止层受损，从而能够有效扩大后续形成层间介质层和接触孔的工艺窗口，有利于良率的提高；因此通过所述保护层的设置和所述减薄处理的进行，能够在保证相邻栅极结构之间刻蚀停止层厚度的前提下，有效扩大相邻栅极结构之间间隙的宽度，从而既能够降低后续层间介质层的填充工艺难度，提高层间介质层的形成质量，还能够保证后续接触孔形成的工艺窗口，有利于良率的提高，有利于所形成半导体结构性能的提高。

附图说明

图1至图4是一种半导体结构形成方法各个步骤的剖面结构示意图；

图5至图10是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图；

图11至图15是本发明半导体结构形成方法另一实施例各个步骤对应的剖面结构示意图。

具体实施方式

由背景技术可知，现有技术形成具有插塞的半导体结构往往存在窗口过小、良率过低或者性能不良的问题。现结合一种半导体结构的形成过程分析其窗口过小、良率过低、性能不良问题的原因：

参考图1至图4，示出了一种半导体结构形成方法各个步骤的剖面结构示意图。