[发明专利]一种半导体结构及其制造方法

说明书

本发明公开了一种半导体结构及其制造方法，包括多晶硅高压电阻和结型场效应晶体管，所述的多晶硅高压电阻集成于所述结型场效应晶体管上，所述多晶硅高压电阻的两端分别连接所述结型场效应晶体管的N+注入区和顶层P型注入区；所述多晶硅高压电阻为螺旋结构，螺旋设置于N+注入区和顶层P型注入区之间。本发明将多晶硅高压电阻集成于结型场效应晶体管(JFET)上，结型场效应晶体管的N+注入区与顶层P型注入区之间的漂移区具有电压梯度差，避免了氧化层被击穿。同时，本发明将多晶硅高压电阻制作成螺旋结构，节约了硅材料的尺寸。

技术领域

本发明涉及一种半导体器件技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

随着高压电阻在集成电路中的广泛应用，对于减小高压电阻尺寸的需求日益凸显。对于常用的多晶硅高压电阻，为了减少多晶硅高压电阻与其下方硅的电压差，需要将多晶硅的正负极分别与其下方的硅进行电性连接，使得多晶硅与其下方硅保持相近的电压梯度分布，进而避免氧化层的击穿。

在上述现有技术中，要做出高压多晶硅电阻，以及获得与其下方硅保持相近的电压梯度分布，一般需要较大尺寸的硅，成本较高。

如图1所示，示意了现有技术的多晶硅高压电阻，是通过Deep N Well深N阱及DeepPWell深P阱分别与多晶硅高压电阻的正负极电性连接。如图2所示，是实现上述多晶硅高压电阻的简易版图，其Deep N Well深N阱上方的多晶硅电压值大，因此其N+注入区到Deep NWell深N阱四周的距离应该相同(有足够的耐压)，需要浪费较多面积。

发明内容

有鉴于此，本发明的目的是提供一种集成度高的半导体结构及其制造方法，用于解决现有技术存在的需要较大尺寸半导体材料的技术问题。

为实现上述目的，本发明提供了一种半导体结构，包括多晶硅高压电阻和结型场效应晶体管，所述的多晶硅高压电阻集成于所述结型场效应晶体管上，所述多晶硅高压电阻的两端分别连接所述结型场效应晶体管的N+注入区和顶层P型注入区。

可选的，所述多晶硅高压电阻为螺旋结构，螺旋设置于N+注入区和顶层P型注入区之间。

可选的，所述N+注入区和顶层P型注入区之间为结型场效应晶体管的漂移区，所述多晶硅高压电阻靠近N+注入区的一端为正极，靠近顶层P型注入区的一端为负极。

可选的，所述顶层P型注入区的下方为结型场效应晶体管的沟道。

可选的，所述顶层P型注入区包括非分段区和分段区，所述的分段区位于所述非分段区的内侧，所述非分段区下方为结型场效应晶体管的沟道，分段区下方为耐压漂移区。

可选的，所述顶层P型注入区为位于深N阱上部的完整区域，所述深N阱的下部设置有分段部和非分段部，所述的分段部位于所述非分段部的外侧，所述的分段部的上方对应所述顶层P型注入区的外侧部分，分段部的结深比非分段部的结深浅。

本发明还提供一种半导体结构的制造方法，包括以下步骤：

将多晶硅高压电阻集成于结型场效应晶体管上，所述多晶硅高压电阻的两端分别连接所述结型场效应晶体管的N+注入区和顶层P型注入区；

所述多晶硅高压电阻为螺旋结构，设置于N+注入区和顶层P型注入区之间。

可选的，所述N+注入区和顶层P型注入区之间为结型场效应晶体管的漂移区，所述多晶硅高压电阻靠近N+注入区的一端为正极，靠近顶层P型注入区的一端为负极。

所述顶层P型注入区包括非分段区和分段区，所述的分段区位于所述非分段区的内侧，所述非分段区下方为结型场效应晶体管的沟道，分段区下方为耐压漂移区。