[发明专利]一种深度神经网络运算系统及方法

说明书

技术领域

本发明涉及深度神经网络加速计算领域，特别涉及一种深度神经网络运算系统及方法。

背景技术

GPU通用计算技术发展已经引起业界不少的关注，事实也证明在浮点运算、并行计算等部分计算方面，GPU可以提供数十倍乃至于上百倍于CPU的性能。GPU通用计算方面的标准目前有OpenCL(Open Computing Language，开放运算语言)、CUDA(Compute Unified Device Architecture)、ATI STREAM。其中，OpenCL是第一个面向异构系统通用目的并行编程的开放式、免费标准，也是一个统一的编程环境，便于软件开发人员为高性能计算服务器、桌面计算系统、手持设备编写高效轻便的代码，而且广泛适用于多核心处理器(CPU)、图形处理器(GPU)、Cell类型架构以及数字信号处理器(DSP)等其他并行处理器，在游戏、娱乐、科研、医疗等各种领域都有广阔的发展前景。

目前对深度神经网络的加速方法通常采用GPU加速方法，其高度优化的计算库cudnn及高性能的GPU并行处理架构，使得深度神经网络在GPU平台上的加速性能十分优越，但其高耗电量造成能耗比很低，也是极大的弊端。

发明内容

有鉴于此，本发明的目的在于提供一种深度神经网络运算系统及方法，以降低耗电量，提高能耗比，降低运行成本。其具体方案如下：

一种深度神经网络运算系统，包括：

CPU，用于接收目标数据，利用深度神经网络进行处理，得到深度神经网络的输入层数据；

FPGA，用于利用深度神经网络中的GEMM计算节点和并行运算程序执行推算环节，计算所述输入层数据，得到计算结果。

可选的，所述FPGA，包括：

GEMM计算单元，用于利用激活函数所述输入层数据，得到所述计算结果；其中，

所述激活函数为：

式中，w_ij表示第一隐含层节点i和第二隐含层节点j之间的权值，b_j表示第二隐含层节点j的阀值，x_j表示第二隐含层节点j的输出值。

可选的，所述FPGA，包括：

并行运算单元，用于通过#praga unroll x展开计算所述推算环节，其中，x表示利用PCIe带宽数确定的展开层数。

本发明还公开了一种深度神经网络运算方法，包括：

接收目标数据，利用深度神经网络进行处理，得到深度神经网络的输入层数据；

利用深度神经网络中的GEMM计算节点和并行运算程序执行推算环节，计算所述输入层数据，得到计算结果。

可选的，所述利用深度神经网络中的GEMM计算节点和并行运算程序执行推算环节，计算所述输入层数据，得到计算结果的过程，包括：

利用激活函数所述输入层数据和并行运算程序执行推算环节，得到所述计算结果；其中，

所述激活函数为：

式中，w_ij表示第一隐含层节点i和第二隐含层节点j之间的权值，b_j表示第二隐含层节点j的阀值，x_j表示第二隐含层节点j的输出值。

可选的，所述利用深度神经网络中的GEMM计算节点和并行运算程序执行推算环节的过程，包括：

通过#praga unroll x展开并行计算所述GEMM计算节点，执行所述推算环节，其中，x表示利用PCIe带宽数确定的展开层数。

本发明中，深度神经网络运算系统，包括：CPU，用于接收目标数据，利用深度神经网络进行处理，得到深度神经网络的输入层数据；FPGA，用于利用深度神经网络中的GEMM计算节点和并行运算程序执行推算环节，计算输入层数据，得到计算结果。本发明通过将深度神经网络的GEMM计算节点移植到FPGA中，由CPU接收用户输入的目标数据，基于深度神经网络将目标数据转化为深度神经网络输入层数据，并发送至FPGA，FPGA利用深度神经网络中的GEMM计算节点和并行运算程序执行推算环节，计算输入层数据，得到计算结果，完成运算，基于FPGA的硬件特性，由FPGA完成推算环节，极大地降低了运算能耗，降低了运行成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。