[发明专利]一种基于CORDIC算法的鉴相装置及方法

说明书

本发明公开了一种基于CORDIC算法的鉴相装置及方法，所述装置包括依次连接的数据预处理模块、CORDIC迭代运算模块、相位校正模块；所述CORDIC迭代运算模块包括幅度运算模块、相位运算模块、相位误差运算模块；所述幅度运算模块的两个输出端口分别与相位运算模块、相位误差运算模块连接；所述相位运算模快与相位误差运算模块的输出端与相位校正模块的输入端连接；所述相位校正模块将相位运算模块输出的相位迭代运算结果与相位误差运算模块输出的累积相位截止误差相加，得到校正后的相位。本发明利用相位误差运算模块计算累积的相位截断误差，结合相位校正模块将累积的相位截断误差加在经典CORDIC算法的鉴相结果上，有效降低了相位截断误差的累积对鉴相精度的影响。

〖技术领域〗

本发明属于数字信号处理领域，尤其涉及一种基于CORDIC算法的数字鉴相装置及方法。

〖背景技术〗

鉴相是指通过电路或算法对两路电路的相位差进行鉴别。鉴相方法包括模拟鉴相方法和数字鉴相方法。随着数字采样技术以及数字处理器件的广泛使用，数字鉴相方法和数字鉴相电路得到了广泛应用，尤其在数字接收系统以及三相电力系统中。

传统的数字鉴相方法是通过对数字正交信号进行正交解调，获取信号的幅度和相位。原理如下：

设信号S(n)＝A(n)×e^T×φ(n)，则S(n)可以用两个相互正交的信号I(n)、TQ(n) 来表示，其中I(n)＝A(n)×cosφ(n)，Q(n)＝A(n)×sinφ(n)。此时，信号S(n) 的幅度A(n)＝(I(n)²+Q(n)²)^1/2，相位φ(n)＝arctan(I(n)/Q(n))(I(n)≥0)或φ (n)＝π+arctan(I(n)/Q(n))(I(n)＜0)。但是，传统的鉴相方法采用了平方、开方、反正切等在数字电路中实现比较麻烦的运算。

1959年，t.D.Volder提出了一种通过基本的加法、减法和移位运算得到矢量相位的计算算法，这种算法就是CORDIC算法。CORDIC算法的算法公式为： I_i+1＝I_i-δ_i×round(Q_i×2^-i)，Q_i+1＝Q_i+δ_i×round(I_i×2^-i)，θ_i+1＝θ_i-δ_i×ε_i，δ_i＝sgn(Q_i)，其中I₀＝I(n)，Q₀＝Q(n)，θ₀＝0，ε_i＝arctan(2^-i)，i＝0，1，2，3…N-1，N是累积迭代次数。经过N次迭代后，Q_i趋近于0，θ_N即为arctan(I(n)/Q(n))。

但是，在数字鉴相电路中，幅度和相位表示的位数是有限的，因此根据 CORDIC算法所得的相位存在相位截断误差。所述相位截断误差在迭代运算的过程中会不断累积，降低鉴相精度。

〖发明内容〗

本发明的第一个目的旨在提供一种基于CORDIC算法的鉴相装置，有效降低相位截断误差的累积对鉴相精度的影响。

为了实现本发明的第一个目的，本发明采取了如下的技术方案：

一种基于CORDIC算法的鉴相装置，包括有幅度运算模块和相位运算模块的CORDIC迭代运算模块；幅度运算模块的第一输出端口与相位运算模块连接；其特征在于：所述CORDIC迭代运算模块还包括相位误差运算模块；所述鉴相装置还包括相位校正模块；所述幅度运算模块的第二输出端口与相位误差运算模块连接；所述相位运算模块与相位误差运算模块的输出端作为CORDIC迭代运算模块两个输出端口与相位校正模块连接，相位运算模块将CORDIC迭代运算的相位结果输出到相位校正模块。