[发明专利]一种FPGA芯片中存储元件的检测电路及检测方法

权利要求书

1.一种FPGA芯片中存储元件的检测电路，其特征在于，包括：

至少一个切片，每个切片包括多个连接通道，每个所述连接通道包括依次连接的一个第一存储元件、一个查找表和一个第二存储元件，每个所述连接通道的第二存储元件连接下一个连接通道的第一存储元件，每个所述第一存储元件和所述第二存储元件还具有用于接收时钟信号的时钟信号输入端；

所述第一存储元件和第二存储元件，用于在接收到第一时钟信号时，接收并存储第一检测信号，在接收到第二时钟信号时，接收存储第一参考信号，并输出第一检测结果，以根据所述第一检测结果确定所述第一存储元件和第二存储元件是否可存储所述第一检测信号；

所述第一参考信号与所述第一检测信号为不同的信号；

所述查找表，用于将所述第一存储元件输出的第一检测信号和第一参考信号译码后输出给所述第二存储元件。

2.根据权利要求1所述的检测电路，其特征在于，所述第一存储元件和所述第二存储元件还具有用于接收异步复位信号、异步置位信号、同步复位信号或同步置位信号的第一功能信号输入端；

相应地，所述第一存储元件和所述第二存储元件，还用于：接收异步复位信号、异步置位信号、同步复位信号或同步置位信号，并在所述异步复位信号、异步置位信号、同步复位信号或同步置位信号生效后，生成并存储第一异步复位初始信号、第一异步置位初始信号、第一同步复位初始信号或第一同步置位初始信号；接收第三时钟信号，并在接收到第三时钟信号时，接收存储第二参考信号，并输出第二检测结果，以根据所述第二检测结果确定所述第一存储元件和所述第二存储元件是否异步复位、异步置位、同步复位或同步置位；

所述查找表，还用于将所述第一存储元件输出的所述第一异步复位初始信号、第一异步置位初始信号、第一同步复位初始信号或第一同步置位初始信号以及第二参考信号，译码后输出给所述第二存储元件；

所述第一异步复位初始信号、第一异步置位初始信号、第一同步复位初始信号或第一同步置位初始信号均为与所述第一参考信号不同的信号，所述第一异步复位初始信号、第一异步置位初始信号、第一同步复位初始信号或第一同步置位初始信号均为所述第二参考信号不同的信号。

3.一种FPGA芯片中存储元件的检测电路，其特征在于，包括：多个可配置逻辑块，每个所述可配置逻辑块包含两个切片，其中一个切片为被测电路，另一个切片为检测电路，所述被测电路包括多个待测的第三存储元件，所述检测电路包括多个连接通道，每个所述连接通道包括相互连接的查找表和第四存储元件，每个连接通道的第四存储元件连接下一个连接通道的查找表的第一信号输入端，每个所述第三存储元件连接一个所述查找表的第二信号输入端，所述查找表配置为选择器，每个所述第四存储元件还具有用于接收时钟信号的时钟信号输入端；

所述第三存储元件，用于接收存储第二检测信号，并将所述第二检测信号输出给所述查找表；

所述查找表，用于接收所述第二检测信号和第三参考信号，并将所述第二检测信号和所述第三参考信号输出给所述第四存储元件；

所述第四存储元件，用于在接收到第四时钟信号时，接收并存储所述第二检测信号，在接收到第五时钟信号时，接收并存储所述第三参考信号，并输出第三检测结果，以根据所述第三检测结果确定所述第三存储元件是否可存储所述第二检测信号；

所述第三参考信号与所述第二检测信号为不同的信号。