[发明专利]FINFET器件及其形成方法

说明书

一种FINFET器件及其形成方法，该器件在隔离结构的上表面形成有第一凹槽和第二凹槽，第一凹槽、第二凹槽沿鳍片的延伸方向分布在栅极结构的两侧，栅极结构的侧壁上覆盖有外侧墙，部分外侧墙沿半导体衬底的厚度方向延伸至第一凹槽的侧表面和第二凹槽的侧表面。这样一来，栅极结构中的栅极位于隔离结构之上的部分的底端被限制在外侧墙之内，而不会延伸至相邻两个鳍片上的源、漏极之间，因而不会出现源、漏极与栅极短接的问题。

技术领域

本发明涉及半导体技术领域，尤其涉及一种FINFET器件及其形成方法。

背景技术

随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FINFET)的发展。相对于现有平面晶体管，FINFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FINFET的栅极环绕鳍片设置，因此能从三个面来控制静电，从而具有更为突出的静电控制方面的性能。

图1是现有一种FINFET器件沿鳍片高度方向(即图2中的X方向)的投影视图，图2是图1所示FINFET器件的剖面图，其中，图2a是图1沿AA方向的剖面图，图2b是图1沿BB方向的剖面图，图2c是图1沿CC方向的剖面图。结合图1至图2所示，现有一种FINFET器件包括半导体衬底1，其具有位于表面的若干间隔设置的鳍片10，相邻两个鳍片10之间被隔离结构2隔开，隔离结构2的上表面S1低于鳍片10的上表面S2。栅极结构3横跨鳍片10和隔离结构2，并包括栅介质层30和位于栅介质层30上的栅极31。鳍片10中位于栅极结构3的两侧分别设有源极4和漏极5。层间介电层6覆盖鳍片10、隔离结构2、源极4和漏极5，并围绕栅极结构3。需说明的是，为了能在图1中显示鳍片，图1中未示出层间介电层。

然而，经检测发现，上述现有FINFET器件常常出现栅极31位于隔离结构2之上的部分的底端与源极4、漏极5短接的问题。

发明内容

本发明要解决的技术问题：现有FINFET器件常常出现栅极位于隔离结构之上的部分的底端与源极、漏极短接的问题。

为了解决上述问题，本发明的一个实施例提供了一种FINFET器件，其包括：半导体衬底，具有位于表面的若干间隔设置的鳍片，相邻两个所述鳍片被隔离结构隔开，所述隔离结构的上表面低于所述鳍片的上表面；横跨所述鳍片和隔离结构的栅极结构，所述栅极结构包括栅介质层和位于所述栅介质层上的栅极；设置在所述隔离结构的上表面的第一凹槽和第二凹槽，所述第一凹槽、第二凹槽沿所述鳍片的延伸方向分布在所述栅极结构的两侧；覆盖在所述栅极结构侧壁上的外侧墙，部分所述外侧墙沿所述半导体衬底的厚度方向延伸至所述第一凹槽的侧表面和第二凹槽的侧表面；位于所述鳍片内的源极和漏极，所述源极、漏极分布在所述栅极结构的两侧。

可选地，所述外侧墙的材料为氮化硅。

可选地，所述外侧墙沿所述半导体衬底的厚度方向延伸至所述第一凹槽的底壁、第二凹槽的底壁。

可选地，所述源极、漏极包括设置在所述鳍片内的沟槽和填充所述沟槽的外延层。

可选地，所述沟槽为sigma型。

可选地，所述半导体衬底包括用于形成核心器件的核心器件区和用于形成输入输出器件的输入输出器件区；

所述核心器件包括所述鳍片、所述隔离结构、所述栅极结构、所述第一凹槽、所述第二凹槽、所述外侧墙、所述源极以及所述漏极；

所述输入输出器件包括所述鳍片、所述隔离结构、所述栅极结构、所述外侧墙、所述源极以及所述漏极。

可选地，所述隔离结构的材料为利用FCVD工艺形成的氧化硅。

可选地，所述栅介质层为高K栅介质层，所述栅极为金属栅极。