[发明专利]瞬态电压抑制器及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，更具体地，涉及一种瞬态电压抑制器及其制造方法。

背景技术

瞬态电压抑制器((Transient Voltage Suppressor，TVS)是用于保护集成电路免遭过电压损害的器件。所设计的集成电路都是在电压的正常范围上工作的。然而，静电放电(Electronic Static Discharge，ESD)、电快速瞬变以及闪电等意外情况产生的不可预测、不可控的高电压，会对电路造成损害。当这种高电压产生时，就需要TVS器件保护集成电路，规避这些可能会损坏集成电路的情况。

单向的TVS器件广泛用于保护上述应用的集成电路。这类器件受限于它们的工作方式。当瞬间正循环(即正电压峰值)，单向TVS器件反向偏置。器件在雪崩模式下运行，将瞬态电流引入接地。瞬态被嵌制在TVS器件由TVS器件提供的箝位能级，确保对集成电路的保护。当瞬态负循环(即负电压峰值)，单向TVS器件正向偏置，电流沿正向传导。

在进行单向TVS器件的设计时，通常只能通过调整基底的电阻率来控制单结电压，但当希望电压进一步降低至6V以下时，由于单结二极管的击穿将以齐纳击穿为主，漏电流变的不可控，因此常规单结二极管并不能满足6V以下低漏电流要求的应用环境。

为了满足低箝位电压下对TVS器件低漏电流的要求，本领域技术人员倾向使用NPN三极管结构，通过增高β的方法来降低Vce，或采用一个普通二极管和一个双向低箝位TVS器件并联封装的方法，以实现低工作电压和低箝位电压，但采用NPN三级管结构得到的TVS器件为双向结构，无法满足一些单向TVS器件的应用环境，而采用第二种方法，虽然可以实现单向低箝位TVS器件的功能，但是由于需要通过多芯片组合封装的方法实现，封装成本将大大提高。

发明内容

有鉴于此，本发明的目的在于提供一种单向导通的单芯片瞬态电压抑制器及其制造方法，其可以应用于低箝位电压的电子器件，同时具有较低的封装成本。

为了解决上述技术问题，根据本发明的第一方面，提供一种瞬态电压抑制器，包括：第一掺杂类型的半导体衬底；位于所述半导体衬底第一表面上的第二掺杂类型的外延层，其中第一掺杂类型与第二掺杂类型不同；第一掺杂类型的隔离区，从所述外延层的表面穿过所述外延层延伸至所述半导体衬底中，用于在所述外延层中限定第一隔离岛和第二隔离岛；第一掺杂类型的掺杂区，在所述第一隔离岛中从所述外延层的表面延伸至所述外延层中；第一电极，用于将所述掺杂区和所述外延层位于所述第二隔离岛的部分彼此电连接。

优选地，还包括位于所述外延层上的绝缘层。

优选地，还包括第二电极，所述第二电极位于所述半导体衬底的第二表面，所述第一表面和所述第二表面彼此相对。

优选地，所述第二隔离岛围绕所述第一隔离岛。

优选地，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。

根据本发明的第二方面，提供一种瞬态电压抑制器的制造方法，包括：在第一掺杂类型的半导体衬底的第一表面上，形成第二掺杂类型的外延层，第一掺杂类型与第二掺杂类型不同；形成第一掺杂类型的隔离区，所述隔离区从所述外延层的表面穿过所述外延层延伸至所述半导体衬底中，用于在所述外延层中限定第一隔离岛和第二隔离岛；形成第一掺杂类型的掺杂区，所述掺杂区在所述第一隔离岛中从所述外延层的表面延伸至所述外延层中；以及形成第一电极，所述第一电极将所述掺杂区和所述外延层位于所述第二隔离岛的部分彼此电连接。

优选地，在形成所述第一掺杂区的步骤后还包括：在所述外延层上形成绝缘层；以及在所述绝缘层上形成多个开口，所述掺杂区以及所述外延层位于所述第二隔离岛的部分经由所述开口裸露在外。

优选地，还包括在所述半导体衬底的第二表面上形成第二电极，所述第一表面和所述第二表面彼此相对。

优选地，所述第二隔离岛围绕所述第一隔离岛。

优选地，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。

采用本发明的技术方案后，可获得以下有益效果：

通过将并联的两个纵向NPN结构中的一个通过金属电极短路成PN结构，使其成为单向低箝位电压的瞬态电压抑制器，有利于减小芯片尺寸和降低封装成本。

附图说明

通过以下参照附图对发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出本发明第一实施例提供的瞬态电压抑制器的结构图。