[发明专利]基于PDN与通道协同模型的最坏眼图实现方法有效
申请号: | 201710598836.X | 申请日: | 2017-07-21 |
公开(公告)号: | CN107330221B | 公开(公告)日: | 2020-06-16 |
发明(设计)人: | 初秀琴;鱼鹏;毛俊智;石钱 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | G06F30/20 | 分类号: | G06F30/20 |
代理公司: | 陕西电子工业专利中心 61205 | 代理人: | 王品华;朱红星 |
地址: | 710071 陕*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 pdn 通道 协同 模型 最坏 实现 方法 | ||
本发明公开了一种基于PDN与通道协同模型的最坏眼图实现方法,主要解决现有技术中没有考虑电源噪声,对实际链路性能无法准确评估的问题。其实现方案为:1.仿真得到耦合进通道中的最坏电源噪声;2.对最坏电源噪声划分区间,得到最坏电源噪声正负轮廓;3.在驱动器前输入上升边和下降边,得到边沿响应;4.以单位间隔来划分边沿响应,合并受害线边沿响应,确定通道噪声的起始点;5.用格子法处理通道噪声得到通道眼图;6.将最坏电源噪声的正负轮廓叠加到通道眼图上,得到有源链路整体最坏眼图。本发明能得到有源链路整体最坏眼图,可应用于高速电路中信号完整性的设计分析及对高速链路性能的准确评估。
技术领域
本发明属于电子技术领域,更进一步涉及最坏眼图的实现方法,可应用于高速电路中信号完整性的设计分析及对高速链路性能的评价。
背景技术
随着电子系统向高速、高密度、低电压和大电流的趋势发展,电源完整性问题日益凸显。在实际工业制造中,工程师往往使用眼图来衡量设计是否符合要求,对于高速链路,如果能够知道该链路互连在最坏情况下是否能正常工作,就能提高涉及收敛性,大大地缩短开发周期,因而最坏眼图应运而生,最坏眼图的是由传统眼图演变而来。传统眼图是用余辉方式累积叠加显示采集到的串行信号的比特位的结果,叠加后的图形形状看起来与眼睛很像,故名眼图。最坏眼图是指由各段码元波形叠加而成的“眼睛”闭合程度最小的轮廓曲线,即传统眼图的内轮廓,它是对链路中存在的串扰,码间干扰,反射的整体最坏情况的反应。相关的眼图参数有很多,如眼高、眼宽、眼幅度、眼交叉比、“1”电平,“0”电平,消光比,Q因子,平均功率等。其中最重要的参数为眼高和眼宽,它们分别是对链路中噪声和抖动的直接体现。
然而目前最坏眼图都没有包括电源分配网络的影响,这使得结果过于乐观,对实际高速电路的设计起不到指导作用,因此加入最坏电源噪声的最坏眼图对于评价全链路性能显得尤为重要。
以前实验仿真分析法利用电路/互连仿真器进行瞬态分析,去计算由几千个比特位得到的接收器眼图余量的性能。但是随着链路复杂度的增加和不同链路组件之间的强相关性,用SPICE等底层电路时域仿真器去对整个链路建模是不实际的;同时,如今在仿真中要想通过增加比特位的数量去验证如今链路中很低的误码率需求几乎是不可能的,因此只用仿真的方法很难预测确定性的通道容限性能。总而言之这种方法不仅耗时费力,而且还有可能由于数据量过大而不能求得最坏眼图。为此,Casper等人在文章“An accurate andefficient analysis method for multi-Gb/s chip-to-chip signaling schemes”提出了具有里程碑意义的最大失真分析技术(Peak Distort Analysis)。典型的最大失真分析通常在数据采样相位处进行,因此它只能给出最坏情况电压容限。西安电子科技大学在其申请的专利文献“一种高速并行链路系统快速时域仿真方法”(申请号:201410367337.6授权公告号CN 104143024A)中提出了一种基于双边沿响应法的快速时域仿真方法。该方法的步骤是:(1)选用并行高速链路系统;(2)建立SPICE电路模型;(3)获得边沿响应信号;(4)计算仿真阶数;(5)获得上升边和下降边向量;(6)获得最坏码型序列向量;(7)获得预估的最坏眼图;(8)用步骤(2)建立的SPICE模型仿真最坏眼图;(9)获得预估精度的绝对误差。该方法的优点是将最大失真分析推广到多个相位处使得产生的最坏情况眼图中,不仅有最坏情况的电压容限,也有最坏情况的时序容限。
该方法存在的不足之处是:只考虑了通道噪声部分而忽略了电源分配网络对眼图的影响,使得仿真结果偏离真实客观的链路噪声情况,由此评估链路性能会出现很大误差,无法指导高速电路的设计。
发明内容
本发明的目的在于针对上述现有技术的不足,提出一种基于PDN与通道协同模型的最坏眼图实现方法,以使链路的仿真结果更接近真实客观的噪声分布情况,减小对链路性能评估的误差,进一步优化指导高速电路的设计。
为实现上述目的,本发明的技术方案包括如下:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710598836.X/2.html,转载请声明来源钻瓜专利网。