[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：基底，基底包括第一区和第二区；在基底上形成由第一区延伸至第二区的栅介质层和位于栅介质层上的伪栅极层；在基底上形成介质层，介质层顶部暴露出伪栅极层表面；在第二区伪栅极层中掺入掺杂离子；在第二区伪栅极层中掺入掺杂离子之后，去除第一区伪栅极层，在第一区介质层内形成第一伪栅开口，第一伪栅开口底部暴露出栅介质层表面；在第一伪栅开口内形成第一功函数层。所述方法形成的器件的性能较好。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，晶体管的特征尺寸也越来越小，传统的氧化硅作为栅介质层，已经不能满足集成电路高速发展的需求。随着工艺节点的不断减小，栅氧化硅层的厚度也不断减小，所述栅氧化硅层厚度的减小，会导致晶体管的漏电流呈指数级的增长。因此，高K栅介质层/金属栅极的栅极叠层结构被引入到晶体管中，取代现有的栅氧化硅层/多晶硅栅极。

然而，现有技术形成的所述高K栅介质层/金属栅极的栅极叠层结构的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区和第二区；在所述基底上形成由第一区延伸至第二区的栅介质层以及位于栅介质层上的伪栅极层；在所述基底上形成介质层，所述介质层的顶部表面暴露出伪栅极层的顶部表面；在所述第二区伪栅极中掺入掺杂离子；在所述第二区伪栅极中掺入掺杂离子之后，去除第一区伪栅极，在所述第一区介质层内形成第一伪栅开口，所述第一伪栅开口底部暴露出栅介质层的顶部表面；在所述第一伪栅开口底部形成第一功函数层。

可选的，所述栅介质层的材料为高K介质材料，所述高K介质材料包括：HfO₂、La₂O₃、HfSiON、HfAlO₂、ZrO₂、Al₂O₃或HfSiO₄。

可选的，所述掺杂离子包括：硼离子。

可选的，在所述第二区伪栅极层中掺入掺杂离子的工艺包括：离子注入工艺；当掺杂离子为硼离子时，所述离子注入工艺的参数包括：注入剂量为1.0e12atoms/cm³～1e15atoms/cm³，注入能量为5千伏～30千伏。

可选的，在形成所述第一伪栅开口的过程中，所述第一区伪栅极层与第二区伪栅极层的刻蚀选择比为：10:1～20:1。

可选的，所述伪栅极层的材料包括：多晶硅。

可选的，第一伪栅开口的形成工艺包括：湿法刻蚀工艺、或者各向异性干法刻蚀工艺与湿法刻蚀工艺相结合的工艺。

可选的，第一伪栅开口的形成工艺为湿法刻蚀工艺时，所述湿法刻蚀工艺的参数包括：刻蚀剂包括四甲基氢氧化铵溶液，所述刻蚀剂的浓度为2％～20％，刻蚀时间为20秒～120秒。

可选的，第一伪栅开口的形成工艺为各向异性干法刻蚀工艺与湿法刻蚀工艺相结合的工艺时，去除所述第一区伪栅极层的步骤包括：采用各向异性干法刻蚀工艺去除部分伪栅极层；所述各向异性干法刻蚀工艺之后，采用湿法刻蚀去除伪栅极层，形成所述第一伪栅开口。

可选的，所述各向异性干法刻蚀工艺的参数包括：刻蚀气体包括HBr和O₂，其中，HBr的流量为100标准毫升/分钟～200标准毫升/分钟O₂的流量为2标准毫升/分钟～20标准毫升/分钟，功率为100瓦～2000瓦，气压为2毫托～100毫托。