[发明专利]一种FPGA异构计算加速系统及方法

说明书

技术领域

本发明涉及异构计算领域，特别是涉及一种FPGA异构计算加速系统及方法。

背景技术

随着高性能计算和人工智能技术的快速发展以及大数据的爆发式增长，传统处理器芯片在提升性能功耗比方面遇到了极大挑战。FPGA(Field-Programmable Gate Array，现场可编程门阵列)芯片作为一种新型的处理器芯片介于专用芯片和通用芯片之间，具有一定的可编程性，在加速计算、压缩、解压缩、人工智能等领域都体现出了其高效性。

一般的，FPGA异构计算加速系统由CPU和FPGA卡组成，其中，FPGA卡是由FPGA芯片、CPLD(Complex Progarmmable Logic Device，复杂可编程逻辑器件)模块、DDR4(Double Data Rate 4，DDR4存储器)模块、时钟模块、电源模块等部件组成。在大规模的数据中心中，单2U服务器需要2～4张FPGA卡，单个机柜需要80～160张FPGA卡，整个数据中心可能需要上万张FPGA卡，且每张卡处于正常工作状态的功耗一般在35W～75W之间。在现有技术中，当数据中心部署FPGA加速计算系统时，会使系统中所有的FPGA卡均处于正常工作状态，而在一些特定的场景下，可能并不需要使用全部的FPGA卡，也就是说，此时尽管有一部分FPGA卡处于正常工作状态，但是并未被使用，造成了大量资源浪费。

因此如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种FPGA异构计算加速系统，从两方面节省了FPGA卡的功耗，可以做到在特定的场景下根据实际需要投入使用不同数量的FPGA卡，降低了整个系统的耗电量，节约了资源。本发明的另一目的是提供一种FPGA异构计算加速方法。

为解决上述技术问题，本发明提供了一种FPGA异构计算加速系统，包括:

现场可编程门阵列FPGA芯片；

控制模块，用于确定待降低功耗的FPGA卡，并生成与各个待降低功耗的FPGA卡对应的控制指令；

与所述FPGA芯片一一对应的控制寄存器，用于接收与自身对应的所述控制指令，并根据所述控制指令控制与所述FPGA芯片对应的电源模块的开关状态和/或控制所述FPGA芯片的工作状态。

优选的，所述控制寄存器为复杂可编程逻辑器件CPLD中的控制寄存器。

优选的，所述控制指令为待工作指令，则所述控制寄存器具体用于将所述待工作指令赋予第一预设值以控制所述FPGA芯片处于待工作状态。

优选的，该系统还包括存储模块，用于存储数据，并进行数据传输。

优选的，所述控制指令为睡眠指令，则所述控制寄存器用于控制与所述存储模块对应的电源模块关断，并将所述睡眠指令赋予第二预设值以控制所述FPGA芯片处于睡眠状态。

优选的，所述控制指令为深睡眠指令，则所述控制寄存器用于控制与所述FPGA芯片对应的电源模块关断，还用于控制与所述存储模块对应的电源模块关断，以控制所述FPGA芯片处于深睡眠状态。

优选的，所述控制寄存器还用于控制FPGA卡上其他各个模块的上电顺序。

优选的，所述FPGA芯片对应的电源模块和所述存储模块对应的电源模块之前，该系统还包括电压转换模块，用于对总输入电压进行降压处理，并将降压后的总输入电压分别输出至所述FPGA芯片对应的电源模块和所述存储模块对应的电源模块。

为解决上述技术问题，本发明还提供了一种FPGA异构计算加速方法，包括:

控制模块确定待降低功耗的现场可编程门阵列FPGA卡，并生成与各个待降低功耗的FPGA卡对应的控制指令；

与所述FPGA芯片一一对应的控制寄存器接收与自身对应的所述控制指令，并根据所述控制指令控制与所述FPGA芯片对应的电源模块的开关状态和/或控制所述FPGA芯片的工作状态。

优选的，所述控制模块生成并发送控制指令之前，该方法还包括：

控制寄存器控制FPGA卡上其他各个模块的上电顺序。

本发明提供了一种FPGA异构计算加速系统，包括现场可编程门阵列FPGA芯片；控制模块，用于确定待降低功耗的FPGA卡，并生成与各个待降低功耗的FPGA卡对应的控制指令；与FPGA芯片一一对应的控制寄存器，用于接收与自身对应的控制指令，并根据控制指令控制与FPGA芯片对应的电源模块的开关状态和/或控制FPGA芯片的工作状态。