[发明专利]移位寄存器及其驱动方法、栅极驱动电路

权利要求书

1.一种移位寄存器，其特征在于，包括：输入单元、上拉控制单元、下拉控制单元、若干个输出控制单元和与所述输出控制单元一一对应的输出复位单元，所述输入单元、所述上拉控制单元、所述下拉控制单元和所述输出控制单元连接于第一节点，所述上拉控制单元、所述下拉控制单元和所述输出复位单元连接于第二节点；

所述输入单元，用于在第一时钟信号线所提供的第一时钟信号的控制下将输入信号端所提供的输入信号输入至所述第一节点；

所述上拉控制单元，用于在所述第一节点的电位的控制下将第二时钟信号线所提供的第二时钟信号输入至所述第二节点，或在第二时钟信号线所提供的第二时钟信号的控制下将第一电源端提供的第一电压输入至所述第二节点；

所述下拉控制单元，用于在第二节点的电位的控制下将第二电源端所提供的第二电压输入至所述第一节点；

每个所述输出控制单元均与对应的待输出时钟信号线和信号输出端连接，用于在所述第一节点的电位的控制下将待输出时钟信号线所提供的待输出时钟信号输入至对应的信号输出端，以供所述信号输出端输出扫描信号；

每个所述输出复位单元均与对应的信号输出端连接，用于在所述第二节点的电位的控制下，将第三电源端提供的第三电压输入至所述信号输出端，以对所述信号输出端进行复位。

2.根据权利要求1所述的移位寄存器，其特征在于，所述输入单元包括：第一晶体管；

所述第一晶体管的控制极与所述第一时钟信号线连接，所述第一晶体管的第一极与输入信号端连接，所述第一晶体管的第二极与所述第一节点连接。

3.根据权利要求1所述的移位寄存器，其特征在于，所述上拉控制单元包括：第二晶体管和第三晶体管；

所述第二晶体管的控制极与所述第一节点连接，所述第二晶体管的第一极与第二时钟信号线连接，所述第二晶体管的第二极与所述第二节点连接；

所述第三晶体管的控制极与所述第二时钟信号线连接，所述第三晶体管的第一极与所述第一电源端连接，所述第三晶体管的第二极与所述第二节点连接。

4.根据权利要求1所述的移位寄存器，其特征在于，所述下拉控制单元包括：第四晶体管；

所述第四晶体管的控制极与所述第二节点连接，所述第四晶体管的第一极与第二电源端连接，所述第四晶体管的第二极与所述第一节点连接。

5.根据权利要求1所述的移位寄存器，其特征在于，所述输出控制单元包括：第五晶体管和第一电容；

所述第五晶体管的控制极与所述第一节点连接，所述第五晶体管的第一极对应的待输出时钟信号线连接，所述第五晶体管的第二极与对应的所述信号输出端连接；

所述第一电容的第一端与所述第一节点连接，所述第一电容的第二端与对应的所述信号输出端连接。

6.根据权利要求1所述的移位寄存器，其特征在于，所述输出复位单元包括：第六晶体管和第二电容；

所述第六晶体管的控制极与所述第二节点连接，所述第六晶体管的第一极与所述第三电源端连接，所述第六晶体管的第二极与对应的所述信号输出端连接；

所述第二电容的第一端与第二节点连接，所述第二电容的第二端与所述第三电源端连接。

7.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：电流截断单元，所述电流截断单元位于所述输入单元与所述第一节点之间以及所述下拉控制单元与所述第一节点之间；

所述电流截断单元，用于当所述输出控制单元在所述第一节点的电位的控制下将所述待输出时钟信号输入至对应的信号输出端时，使得所述输入单元与所述第一节点之间断路以及所述下拉控制单元与所述第一节点之间断路，以避免所述输入单元和所述下拉控制单元中的漏电流对所述第一节点的电位产生影响。

8.根据权利要求7所述的移位寄存器，其特征在于，所述电流截断单元包括：第七晶体管；

所述第七晶体管的控制极与第四电源端连接，所述第七晶体管的第一极与所述输入单元和所述下拉控制单元均连接，所述第七晶体管的第二极与所述第一节点连接。