[发明专利]形成堆叠式封装结构的方法

说明书

技术领域

本发明有关于一种封装的方法，尤指一种形成堆叠式封装(package-on-package；POP)结构的方法。

背景技术

堆叠式封装(POP)是目前成长最快速的半导体封装技术，这是因为对于整合在单一封装体中的高密度系统来说，堆叠式封装是个具有高度成本效益的方案。在堆叠式封装结构中，多种的封装体被整合在单一封装体中，以减少其尺寸。背景技术中的堆叠式封装结构通常使用焊球、焊柱或铜柱，并通过表面粘着技术(surface mounttechnology；SMT)或回焊工艺(reflow process)，以连接第一封装体与第二封装体。多个封装体可因此被整合成单一封装体，以缩小这些封装体的尺寸并降低其电路的复杂度。然而，减少封装体的厚度仍旧是困难的。由于堆叠式封装结构至少包含了两个彼此堆叠的封装体，故共通的问题是堆叠式封装结构的厚度会因此而太厚而难以被薄化。对于诸如行动装置的应用，尺寸太大的堆叠式封装结构将会难以嵌入到一个小装置内。因此，对本领域来说，亟需一种可减少封装结构的厚度的方案。

发明内容

本发明的一实施例提供一种形成一堆叠式封装(package-on-package；POP)结构的方法。上述的方法包含对第一半导体封装体的模封复合物(mold compound)进行激光钻孔，以在模封复合物内形成多个贯穿孔(through hole)；在模封复合物上形成导电层，以使模封复合物被导电物质所覆盖，并使导电物质填充于上述多个贯穿孔内；研磨导电层，以暴露模封复合物；以及将一第二半导体封装体堆叠在第一半导体封装体，以使第二半导体封装体的多个金属凸块与填充于上述多个贯穿孔内的导电物质接触。

本发明可减少堆叠式封装结构的厚度。

附图说明

图1至图6是依据本发明的第一实施例而绘示的一种形成堆叠式封装结构的方法的对应步骤的元件截面示意图。

图7至图12是依据本发明的第二实施例而绘示的一种形成堆叠式封装结构的方法的对应步骤的元件截面示意图。

附图标号

100、400 第一半导体封装体

110 第一芯片

112、212 柱状凸块

114 接合接线

120、220 模封复合物

122 贯穿孔

130 垫遮罩层

132 导电垫

140、240 基板

142、242 导电柱

150、250 金属凸块

160 导电层

160A贯穿导孔

200 第二半导体封装体

210 第二芯片

300、500 堆叠式封装结构

D 距离

H 高度

具体实施方式

以下将配合所附图示详细说明本发明的实施例，然应注意的是，该些图示均为简化的示意图，仅以示意方法来说明本发明的基本架构或实施方法，故仅显示与本案有关的元件与组合关系，图中所显示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，某些尺寸比例与其他相关尺寸比例或已夸张或是简化处理，以提供更清楚的描述。实际实施的数目、形状及尺寸比例为一种选置性的设计，详细的元件布局可能更为复杂。

依据本发明的第一实施例，一种形成堆叠式封装结构的方法举例说明于图1至图6的元件截面示意图。