[发明专利]多路异步串行通讯数据访问系统及方法

说明书

技术领域

本发明涉及多路异步串行通讯技术领域，尤其涉及的是一种多路异步串行通讯数据访问系统及方法。

背景技术

卫星综合电子产品广泛采用反熔丝FPGA扩展片外存储器的设计架构，FPGA用于逻辑控制，片外存储器用于存储数据。RS422总线是国内卫星广泛应用的星载低速总线，具有连接简单、使用灵活方便、数据传递可靠等优点。因此以反熔丝FPGA为主控芯片的RS422串行通讯设备已经成为卫星综合电子系统的关键部分。

当串行通讯通道数量多、数据量大时，常常出现多个数据源共用一个片外存储器。多数据源访问存储器时，由于数据通讯实时处理的要求，一般采用多条件分支判断的方法，对多个存储器访问请求按照优先级进行排序后依次执行。当数据源数量较多时，存在逻辑深度较深的问题，从而导致资源消耗较大，甚至资源不足。

发明内容

本发明所要解决的技术问题是提供一种多路异步串行通讯数据访问系统及方法，减少资源消耗。

为解决上述问题，本发明提出一种多路异步串行通讯数据访问系统，包括：主控单元，逻辑控制单元，及存储单元；所述主控单元用以生成并输出主控指令，以指示所述逻辑控制单元待访问信息；所述存储单元具有多个存储有并行数据的数据存储区；所述逻辑控制单元包括：分时模块、及多个并转串模块；

所述分时模块用以将访问时间分割成多个时间片；各个所述并转串模块根据所述主控单元的主控指令配置访问请求信息，多个并转串模块共享一分时模块，分不同时间片发出各自的访问请求信息，以读取所述存储单元内的对应数据存储区的数据，进行数据的并串转换。

根据本发明的一个实施例，还包括频率参考源单元，连接所述分时模块；所述频率参考源单元用以提供作为频率参考源的脉冲信号；所述分时单元为计数器，用以对所述脉冲信号进行计数，每累计一定数量作为时间片的分割触发信号。

根据本发明的一个实施例，所述脉冲信号的频率和每次累计的数量根据异步串行通讯周期而定，以根据异步串行通讯周期将访问时间分割为N个互不重叠的时间片，N为正整数。

根据本发明的一个实施例，所述逻辑控制单元还包括串行数据发送逻辑模块，用于对各个所述并转串模块分时输出的访问请求信息处理成一路有效访问请求信息，以通过同一通道访问所述存储单元内的对应数据存储区的数据，并将数据反馈给所述并转串模块。

根据本发明的一个实施例，所述串行数据发送逻辑模块中的请求信息处理部分为或逻辑电路、或者与逻辑电路、或者选择电路；所述逻辑控制单元还包括访问调度模块，用以接收多个访问请求信息，按照优先级排队依次访问存储区。

根据本发明的一个实施例，还包括移位寄存器，多个并转串模块共享同一移位寄存器，各个并转串模块读取的数据分时移位锁存至所述移位寄存器中，每个时间片仅读取一个字节。

根据本发明的一个实施例，还包括数字量输出输入接口，用以将所述串行数据转换为差分信号输出。

根据本发明的一个实施例，所述访问时间分割成的时间片、并转串模块与所述存储单元内的数据存储区一一对应。

根据本发明的一个实施例，所述逻辑控制单元为FPGA，所述存储单元为FPGA连接的片外存储器。

根据本发明的一个实施例，所述主控单元查询当前串行发送通道是否空闲，在空闲时通过逻辑控制单元向所述存储单元写入待发送的数据源，写完之后生成并输出所述主控指令。

本发明还提供一种多路异步串行通讯数据访问方法，包括以下步骤：

S1：主控单元生成并输出主控指令，所述主控指令用来指示待访问信息；

S2：多个并转串模块根据主控指令配置访问请求信息，若需要进行访问，则该并转串模块等待发出有效的访问请求信息，否则该并转串模块等待发出无效的访问请求信息；

S3：分时模块将访问时间分成多个时间片，在不同时间片触发不同的并转串模块发出各自的访问请求信息；

S4：在一时间片内发出有效的访问请求信息的并转串模块，根据所述待访问信息中的待发送数据源，读取存储单元内的对应数据存储区的数据；

S5：读取的数据移位锁存至移位寄存器内，将并行数据转换为串行数据输出。

采用上述技术方案后，本发明相比现有技术具有以下有益效果：