[发明专利]存储器装置以及从存储器装置读取数据的方法

说明书

技术领域

本发明涉及一种存储器装置以及从存储器装置读取数据的方法。

背景技术

由于具有低接脚数和简单的输入/输出接口的优点，串列快闪存储器存储器装置已日渐普及。串列快闪存储器存储器装置使用单比特串列周边接口(“SPI”)协定或多比特SPI协定。单比特SPI协议系涉及经由单一输入/输出(IO)接脚串行输出数据。多比特SPI协定可包含双SPI协定、四SPI协定和四周边接口(“QPI”)协定。双SPI协议系涉及经由两个IO接脚串行输出数据。四SPI协定和QPI协定系涉及经由四个IO接脚串行输出数据。使用多比特SPI协定的存储器装置可应用于需要快速读取性能的高性能系统。

发明内容

根据本发明的实施例，一种存储器装置包含：存储器阵列，其存储数据；感测放大器，其耦接到所述存储器阵列且经配置以从所述存储器阵列读取多个数据比特且输出包含从所述存储器阵列读取的所述数据比特的感测数据信号；数据多工器，其耦接到所述感测放大器且经配置以接收所述感测数据信号以产生感测放大器信号，和根据比特图(bit map)从所述感测放大器信号选择包括所述多个数据比特的多个群组以产生包含所述多个群组的多个群组信号；多个相互独立的本地数据暂存器，其耦接到所述数据多工器以接收所述多个群组信号中的相应者，所述本地数据暂存器中的至少一个经配置以根据输出模式产生包含所述多个本地数据暂存器中的所述至少一个所接收的所述群组信号中的所述相应者中的所述多个数据比特的至少一个子集合的串列数据输出信号；以及多个相互独立的输出电路，其耦接到所述多个本地数据暂存器中的相应者，所述输出电路中的至少一个经配置以接收从所述本地数据暂存器中的所述至少一个产生的所述串列数据输出信号且依序输出所述串列数据输出信号中包含的所述多个数据比特的至少一个子集合。

根据本发明的另一实施例，提供一种从存储器装置读取数据的方法。所述存储器装置包含存储器阵列、耦接到所述存储器阵列的感测放大器、耦接到所述感测放大器的数据多工器、耦接到所述数据多工器的多个相互独立的本地数据暂存器和分别耦接到所述多个本地数据暂存器的多个相互独立的输出电路。所述方法包含由所述感测放大器从所述存储器阵列读取多个数据比特以产生包含从所述存储器阵列读取的所述多个数据比特的感测数据信号；由所述数据多工器从所述感测数据信号产生感测放大器信号；由所述数据多工器从所述感测放大器信号选择包括所述多个数据比特的多个群组以产生多个群组信号；由所述多个本地数据暂存器接收由所述数据多工器产生的所述多个群组信号中的相应者；由所述本地数据暂存器中的至少一个根据输出模式产生包含所述本地数据暂存器中的所述至少一个所接收的所述多个群组信号中的所述相应者中的所述多个数据比特的至少一个子集合的串列数据输出信号，和将所述串列数据输出信号输出到所述多个输出电路中的相应者；以及由所述输出电路中的所述相应者依序输出所述串列数据输出信号中包含的所述多个数据比特的至少一个子集合。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为根据比较范例形成有存储器装置的半导体芯片的图。

图2概要地说明根据比较范例在用于不同输出模式的各种信号中包含的数据比特。

图3为根据比较范例用于图1的存储器装置中的读取操作的时序图。

图4为根据本发明的一实施例形成有存储器装置的半导体芯片的示意图。

图5概要地说明根据本发明的一实施例在用于不同输出模式的各种信号中包含的数据比特。

图6为根据本发明的一实施例用于图4的存储器装置中的读取操作的时序图。

附图标记说明

10、40：半导体芯片

100、400：存储器装置

110、410：第一存储器阵列

111、411：第二存储器阵列

112、412：第三存储器阵列

113、413：第四存储器阵列

120、420：第一感测放大器

121、421：第二感测放大器

122、422：第三感测放大器

123、423：第四感测放大器

130、430：数据多工器/MUX

140：数据暂存器

150、450：第一输入/输出电路

151、451：第二输入/输出电路

152、452：第三输入/输出电路