[发明专利]移位寄存器单元、扫描驱动电路、阵列基板和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元具有输入端和输出端，所述移位寄存器单元包括：

分别连接所述输入端和第一节点的输入模块，用于在所述输入端处为有效电平时将所述第一节点处置为有效电平；

分别连接所述输入端和第二节点的重置模块，用于在所述输入端处为有效电平时将所述第二节点处置为无效电平；

分别连接所述第一节点和所述输出端的输出模块，用于在所述第一节点处为有效电平时利用时钟信号将所述输出端处置为有效电平；

分别连接所述第一节点、所述输出端和所述第二节点的下拉模块，用于在所述第二节点处为有效电平时将所述第一节点处和所述输出端处置为无效电平。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述重置模块包括第一晶体管；所述第一晶体管的栅极连接所述输入端，源极和漏极中的一个连接所述第二节点，另一个连接所述第二节点的无效电平。

3.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：

分别连接所述第一节点和所述第二节点的下拉控制模块，用于在所述第一节点处为有效电平时将所述第二节点处置为无效电平，在所述第一节点处为无效电平时利用时钟信号将所述第二节点处置为有效电平。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述移位寄存器单元还具有复位端，所述移位寄存器单元还包括：

分别连接所述复位端、所述第一节点和所述输出端的复位模块，用于在所述复位端处为有效电平时将所述第一节点处和所述输出端处置为无效电平。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述输入模块包括第二晶体管，所述输出模块包括第三晶体管和第一电容，所述复位模块包括第四晶体管和第五晶体管，所述下拉模块包括第六晶体管和第七晶体管，所述下拉控制模块包括第八晶体管、第九晶体管、第十晶体管和第十一晶体管；其中，

所述第二晶体管的栅极连接所述输入端，源极和漏极中的一个连接所述输入端或者所述第一节点的有效电平，另一个连接所述第一节点；

所述第三晶体管的栅极连接所述第一节点，源极和漏极中的一个连接第一时钟信号线，另一个连接所述输出端；

所述第一电容的第一端连接所述第一节点，第二端连接所述输出端；

所述第四晶体管的栅极连接所述复位端，源极和漏极中的一个连接所述第一节点，另一个连接所述第一节点的无效电平；

所述第五晶体管的栅极连接所述复位端，源极和漏极中的一个连接所述输出端，另一个连接所述输出端的无效电平；

所述第六晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一节点，另一个连接所述第一节点的无效电平；

所述第七晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述输出端，另一个连接所述输出端的无效电平；

所述第八晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二节点，另一个连接所述第二节点的无效电平；

所述第九晶体管的栅极连接第三节点，源极和漏极中的一个连接第二时钟信号线，另一个连接所述第二节点；

所述第十晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第三节点，另一个连接栅极关闭电压；

所述第十一晶体管的栅极连接第所述第二时钟信号线，源极和漏极中的一个连接所述第二时钟信号线，另一个连接所述第三节点；

其中，所述第一时钟信号和所述第二时钟信号分别用于加载正相时钟信号和反相时钟信号中的一个。

6.根据权利要求5所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：

第十二晶体管，所述第十二晶体管的栅极连接所述第二时钟信号线，源极和漏极中的一个连接所述输出端，另一个连接所述输出端的无效电平。

7.根据权利要求5所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：

第十三晶体管，所述第十三晶体管的栅极连接所述第二时钟信号线，源极和漏极中的一个连接所述输入端，另一个连接所述第一节点。

8.一种扫描驱动电路，其特征在于，包括多级如权利要求1至7中任一项所述的移位寄存器单元。

9.一种阵列基板，其特征在于，包括如权利要求8所述的扫描驱动电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。