[发明专利]一种图像传感器3D栅极硅通孔刻蚀的方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，且特别涉及一种图像传感器3D栅极硅通孔刻蚀的方法。

背景技术

自上世纪60年代末期美国贝尔实验室提出固态成像器件概念后，固体图像传感器便得到了迅速发展，成为传感技术中的一个重要分支。它是个人计算机多媒体不可缺少的外设，也是监控设备中的核心器件。近年来，由于集成电路设计技术和工艺水平的提高，CIS(CMOS IMAGE SENSOR，互补金属氧化物半导体图像传感器)因其固有的诸如像元内放大、列并行结构，集成度高、采用单电源和低电压供电、成本低和技术门槛低等特点得到更广泛地应用。并且，低成本、单芯片、功耗低和设计简单等优点使CIS在保安监视系统、可视电话、可拍照手机、玩具、汽车和医疗电子等低端像素产品领域中大出风头。

为保证CIS满阱容量(FWC)的需求，光电二极管的体积特别是深度不断增大。同时，基于高速摄像的要求，又使得信号读取周期不断缩短，这就对光电二极管传输信号的MOS管提出了更高的要求。

传统CIS中，光电二极管内所有信号(电子)均由表面沟道传输，新开发的3D栅结构(vertical gate,VXTOR)，可有效的扩大传输MOS管的宽长比，并将栅极延伸至光电二极管深处，极大的提高传输管的速度和效率。如图1a和图1b所示，虚线框表示为光电子传输沟道。

3D栅极结构直接的做法即在栅极下面，硅基材中刻蚀出硅通孔，作为传输沟道及栅极填充之用。其深度直接影响电子传输速度即高速摄像的速度。在现有通孔(CT或Via)刻蚀中，因透光率太低(<1％)，刻蚀反应信号偏弱，无法进行终点监控，常规方法是增加对下层膜质选择比高的菜单进行刻蚀，从而控制刻蚀量，如图2a～图2c所示，其结构包括阻挡层10，刻蚀层20，第二HM层30，第一HM层40和光阻50。

而本发明涉及的硅通孔开发工艺，底材为硅，需精确控制硅通孔深度。但由于硅基材无下层膜质，所以无发定义刻蚀终点(如图3a～图3c所示)，上层氮化硅硬掩膜的刻蚀量需要精确控制才能控制硅通孔的深度。

发明内容

本发明提出一种图像传感器3D栅极硅通孔刻蚀的方法，精确控制硅通孔的深度及形貌，达到保障器件特性，提高开发效率及保障后续量产稳定性的目的。

为了达到上述目的，本发明提出一种图像传感器3D栅极硅通孔刻蚀的方法，包括下列步骤：

对晶圆刻蚀时，利用终点监控系统，检测大块刻蚀区域硬掩膜的刻蚀终点，并实施刻蚀终点控制；

对刻蚀晶圆通孔区域的硬掩膜进行断面形貌刻蚀量检测；

进行晶圆通孔区域硬掩膜的总刻蚀量计算，并增加通孔区域的刻蚀量；

重新进行晶圆硬掩膜和硅通孔的刻蚀，完成菜单开发。

进一步的，所述晶圆刻蚀采用干法刻蚀工艺。

进一步的，该方法通过终点监控系统获取大块刻蚀区域硬掩膜的刻蚀终点信号，从而得到大块刻蚀区域硬掩膜的刻蚀时间T0。

进一步的，该方法对刻蚀晶圆通孔区域的硬掩膜进行断面形貌刻蚀量检测后获取大块刻蚀区域硬掩膜刻蚀的深度D0。

进一步的，所述晶圆通孔区域硬掩膜的总刻蚀量计算根据以下公式进行：

T＝T0*(D0/D1)，

其中，T代表晶圆通孔区域硬掩膜的总刻蚀时间，D1代表晶圆通孔区域硬掩膜的刻蚀深度。

本发明提出的图像传感器3D栅极硅通孔刻蚀的方法，在CIS 3D栅极开发中，通过借鉴大块硬质掩膜层刻蚀的终点检测信号，对小透光率通孔区域进行刻蚀量的精确计算，从而实现对通孔区域硬质掩膜层终点刻蚀的实时监控，精确控制硅通孔的深度及形貌，达到保障器件特性，提高开发效率及保障后续量产稳定性的目的。

附图说明

图1a和图1b所示为现有技术中传统CIS和新开发的3D栅结构示意图。

图2a～图2c所示为形成3D栅极结构的流程图。

图3a～图3c所示为形成3D栅极硅通孔的流程图。

图4所示为本发明较佳实施例的图像传感器3D栅极硅通孔刻蚀的方法流程图。

具体实施方式

以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。