[发明专利]自对准源极接触孔的高密度沟槽型器件结构及其制备方法

说明书

技术领域

本发明属于沟槽型器件领域，特别是涉及一种自对准源极接触孔的高密度沟槽型器件结构及其制备方法。

背景技术

沟槽型器件作为一种重要的功率器件具有很广泛的应有,具有导通电阻低、开关速度快、频率特性好的特点。为了提高产品的竞争力，及响应节能减排要求，需在保证器件击穿电压不变的条件下进一步降低器件的漏源极导通电阻。

而为了降低漏源极导通电阻，在沟槽型器件中，减少横向间距以增加元胞密度的方式已经被用来有效地降低器件的漏源极导通电阻。然而，将横向间距减少到1um以下受到源极节点对准误差的限制，即使在使用了深紫外(DUV)光刻时也是如此。因此，如何能将横向间距缩小到1um以下，实现进一步减少漏源极导通电阻，是现在迫切需要解决的问题。

鉴于此，有必要设计一种新的自对准源极接触孔的高密度沟槽型器件结构及其制备方法用以解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种自对准源极接触孔的高密度沟槽型器件结构及其制备方法，用于解决现有技术中因沟槽型器件的横向间距较大，进而导致漏源极导通电阻较大的问题。

为实现上述目的及其他相关目的，本发明提供一种自对准源极接触孔的高密度沟槽型器件的制备方法，所述制备方法包括：

S1：提供一第一导电类型重掺杂衬底，并于所述第一导电类型重掺杂衬底上表面形成第一导电类型轻掺杂外延层，其中，所述第一导电类型轻掺杂外延层横向划分为元胞区和终端区；

S2：于所述第一导电类型轻掺杂外延层上表面形成第一牺牲层，并于所述第一牺牲层上表面进行第二导电类型的离子注入，高温退火后于所述第一导电类型轻掺杂外延层上部形成体区；

S3：去除所述第一牺牲层，并于所述体区上表面依次形成第一氧化层和掩膜层；

S4：采用光刻、刻蚀工艺于S3所述结构上表面形成凹至所述第一导电类型轻掺杂外延层的第一沟槽，并于所述第一沟槽内壁表面形成第二牺牲层，其中，所述第一沟槽包括元胞区第一沟槽和终端区第一沟槽；

S5：去除所述第二牺牲层，并于所述第一沟槽内壁表面形成一栅氧化层；

S6：于所述第一沟槽内形成第一导电层，并对所述第一导电层进行刻蚀，使所述第一导电层的高度低于所述栅氧化层的高度，以形成第二沟槽，之后去除所述掩膜层，其中，所述第二沟槽包括元胞区第二沟槽和终端区第二沟槽；

S7：于所述第二沟槽内壁表面形成第二氧化层，并采用绝缘材料层填充所述第二沟槽，之后去除所述第一氧化层，以形成一T型结构；

S8：采用光刻工艺于元胞区定义出有源区，并对定义的有源区进行第一导电类型的离子注入，退火后形成源区；

S9：对所述T型结构外围的源区进行刻蚀，以形成凹至所述体区的凹槽，并于所述凹槽表面进行第二导电类型的离子注入，退火后形成体区欧姆接触；

S10：采用光刻、刻蚀工艺于所述终端区第一沟槽的绝缘材料层上表面形成凹至第一导电层的接触孔；

S11：于S10所述结构的上、下表面分别形成第二导电层，并对S10所述结构上表面的第二导电层进行光刻、刻蚀，以于S10所述结构的元胞区上表面形成源极引出端，于S10所述结构的终端区上表面形成栅极引出端，及于S10所述结构的下表面形成漏极引出端。

优选地，S4中所述元胞区第一沟槽的宽度为0.1～0.8um，深度为0.5～2.5um；所述终端区第一沟槽的宽度为0.3～2um，深度为0.5～2.5um。

优选地，S4中采用热氧化工艺形成所述第二牺牲层，所述第二牺牲层的厚度为500～1250埃。

优选地，S5中采用湿法刻蚀去除所述第二牺牲层；采用高温氧化工艺形成所述栅氧化层，所述栅氧化层的厚度为150～1000埃。

优选地，S6中采用化学气相沉积工艺形成所述第一导电层，并采用干法刻蚀工艺刻蚀所述第一导电层以形成所述第二沟槽；刻蚀后所述第一导电层的高度为0.2～1.5um，所述第二沟槽的深度为1000～5000埃。

优选地，S7中采用热氧化工艺形成所述第二氧化层，所述第二氧化层的厚度为1000～4000埃。

优选地，S7中填充完所述第二沟槽后，还包括对所述绝缘材料进行平坦化处理的工艺步骤。

优选地，S9中刻蚀后的源区宽度为0.2～1um。

本发明还提供一种自对准源极接触孔的高密度沟槽型器件结构，所述器件结构包括：

第一导电类型重掺杂衬底；