[发明专利]包括三态反相器的触发器

说明书

一种触发器包括输入接口、第一锁存器、第三反相器和第二锁存器。第三反相器和第五反相器包括：形成在第一类型的鳍上的被电力供应电压供应的第一电力触点和第二电力触点之间的第一类型的第一晶体管，以及形成在第二类型的鳍上的被接地电压供应的第一接地触点和第二接地触点之间的第二类型的第二晶体管。

相关申请的交叉引用

依据35U.S.C.§119主张在韩国知识产权局于2016年7月14日提交的韩国专利申请No.10-2016-0089380和于2017年5月25日提交的韩国专利申请No.10-2017-0064763的优先权，本文通过引用将上述专利申请的公开并入本文。

背景技术

本文描述的与创造性构思的示例实施例一致的装置涉及半导体电路，并且更特别地涉及包括反相器的触发器。

触发器是普遍用于各种半导体电路的半导体元件。触发器的尺寸可以随着半导体工艺的微型化而减小。随着基于鳍式场效应晶体管(Fin Field Effect Transistor,Fin-FET)的半导体工艺发展，半导体电路用鳍式FET结构来制造。相应地，也通过利用基于鳍式FET的半导体工艺来制造触发器。在通过利用基于鳍式FET的半导体工艺来制造触发器的情况下，由于鳍式FET的固有工艺特性而使设计受到限制，从而导致触发器特性恶化以及产量降低。

发明内容

创造性构思的示例实施例提供一种能够防止特性恶化和产量减小的基于鳍式FET的触发器。另外，创造性构思的示例实施例提供具有提高的布局效率的触发器。

根据示例实施例的一个方面，提供一种触发器，其可以包括：接收第一信号并与时钟同步地输出接收的信号作为第二信号的输入接口；包括第一反相器和第二反相器并且与所述时钟同步地存储从所述输入接口输出的所述第二信号的第一锁存器；与所述时钟同步地输出存储在所述第一锁存器中的所述第二信号作为第三信号的第三反相器；以及包括第四反相器和第五反相器并且与所述时钟同步地存储从所述第三反相器输出的所述第三信号的第二锁存器。所述第三反相器和第五反相器可以包括：形成在第一类型的鳍上的被电力供应电压供应的第一电力触点和第二电力触点之间的第一类型的第一晶体管，以及形成在第二类型的鳍上的被接地电压供应的第一接地触点和第二接地触点之间的第二类型的第二晶体管。

根据示例实施例的一个方面，一种触发器可以包括：接收第一信号并与时钟同步地输出接收的信号作为第二信号的输入接口；包括第一反相器和第二反相器并且与所述时钟同步地存储从所述输入接口输出的所述第二信号的第一锁存器；与所述时钟同步地输出存储在所述第一锁存器中的所述第二信号作为第三信号的第三反相器；包括第四反相器和第五反相器并且与所述时钟同步地存储从所述第三反相器输出的所述第三信号的第二锁存器以及使所述第三信号反相并输出反相的第三信号作为第四信号的第六反相器。所述第三反相器可以包括第一和第二PMOS(P-type metal-oxide-semiconductor)晶体管和第一和第二NMOS(N-type metal-oxide-semiconductor)晶体管。所述第五反相器可以包括第三和第四PMOS晶体管以及第三和第四NMOS晶体管。第一到第四PMOS晶体管布置在第一类型的鳍上的提供有电力供应电压的第一电力触点和第二电力触点之间，并且第一到第四NMOS晶体管可以布置在第二类型的鳍上的提供有第二接地电压的第一接地触点和第二接地触点之间。

根据示例实施例的一个方面，提供一种触发器，其可以包括：主锁存器，包括至少一个反相器并被配置为从输入接口接收输入信号；从锁存器，包括至少一个包括反馈环晶体管反相器的反相器；以及在所述主锁存器和所述从锁存器之间布置的三态反相器以接收所述主锁存器的输出信号并使用所述反馈环晶体管反相器的输出信号驱动所述从锁存器。所述主锁存器的反相器、所述反馈环晶体管反相器以及三态反相器可以具有相同的晶体管结构，并由分别输入到两种不同类型的晶体管的栅极的时钟信号和反相器时钟信号控制。

附图说明