[发明专利]一种可配置低速PAD、具有智能可重构接口BMC芯片

说明书

本发明涉及一种可配置低速PAD、具有智能可重构接口的BMC芯片，其特征在于，包括ARM，ARM连接有可配置低速PAD、低速PAD和高速PAD；ARM还连接有接口控制逻辑模块，所述接口控制逻辑模块分别与可配置低速PAD、低速PAD和高速PAD连接；可配置低速PAD、低速PAD和高速PAD分别与BMC芯片引脚连接；可配置低速PAD、低速PAD和高速PAD数量均为若干个。本发明设计可配置的低速PAD，具有开漏输出和正常输出功能，具有I2C模式下的上拉电阻功能。可以实现在BMC芯片定型之后可智能配置接口，为板级设计带了很大方便。可以节省IO资源，实现BMC芯片对于I2C、SPI、PCIE的接口复用。

技术领域

本发明属于IP核设计技术领域，具体设计一种可配置低速PAD、具有智能可重构接口BMC芯片。

背景技术

BMC芯片是基板管理控制器芯片，目前已广泛应用于多路服务器领域，利用BMC+IKVM远程管理模块，通过远程管理卡，管理员可以远程连接服务器，进而实现对服务器的监控，查看远程被监视服务器的物理特征，如电压、风扇转速、温度等等，及时了解服务器工作状况。

在现有BMC芯片中，一旦设计完成，芯片结构固定外围接口便无法再更改。当工程师设计电路时，需要新增某种接口的外设，并且不允许外设串联，如果这种接口已经占用，只能选择通用IO模拟。

采用BMC芯片的通用IO进行功能模拟的方式，需要专门编写软件代码，模拟接口控制器，例如I2C接口，可以使用IO来实现功能，访问I2C外设。这种情况下，如果通用IO占用，则新增外设就无法实现，导致电路设计无法实现。

采用上述方式受制于IO资源的使用状况，如果IO资源不足，导致无法使用新增外设，进而影响BMC软件的功能。即使IO资源充足，对于高速差分电路，需要大大增加板级设计的复杂度。特别是某些特殊接口无法使用通用IO模拟实现，使得电路设计留有遗憾。此为现有技术的不足之处。

发明内容

本发明的目的在于，针对上述现有技术存在的缺陷，提供设计一种可配置低速PAD、具有智能可重构接口的BMC芯片，以解决上述技术问题。

为了达到上述目的，本发明的技术方案是：

一种可配置低速PAD，包括第一CMOS管、第七CMOS管、第二CMOS管、第三CMOS管和多路复用器；

第七CMOS管的栅极连接有第四与非门的输出端，第七CMOS管的漏极与第一CMOS管的漏极连接，第一CMOS管的漏极与第七 CMOS管的漏极连接点连接到BMC芯片PAD引脚；第七CMOS管的源极连接有电源；

第四与非门的第一输入端连接有第一非门的输出端，第四与非门的第二输入端连接有第二非门的输出端，第二非门的输入端连接到可配置低速PAD外部的控制信号；

第一非门的输入端连接有或非门的第一输入端，或非门的第二输入端和第四与非门的第三输入端均连接到多路复用器的输出端，或非门的输出端连接到第一CMOS管的栅极；

多路复用器的信号输入端和选择输入端均分别连接可配置低速PAD 外部的控制信号；多路复用器的选择输入端连接有第三非门的输入端，第三非门的输入端连接可配置低速PAD外部的控制信号；第三非门的输出端连接有第一缓冲器的第二输入端，第二COM管的源极和第三CMOS管的源极连接后连接到第一缓冲器的第一输入端，第二COM管的栅极和第三CMOS管的栅极连接；第二COM管的栅极和第三CMOS管的栅极连接点连接有第三缓冲器的第二输出端，第三 CMOS管的漏极连接到电源；

第三缓冲器的第一输入端通过第四电阻连接到第一CMOS管的漏极，

第三缓冲器的第二输入端连接可配置低速PAD外部的控制信号；

第一缓冲器的第一输入端还连接有第二缓冲器的第一输入端，第二缓冲器的第二输入端连接到第三非门的输入端；