[发明专利]半导体器件及其制造方法

说明书

一种半导体器件包括非易失性存储器和逻辑电路。所述非易失性存储器包括堆叠结构，该堆叠结构包括自衬底顺序堆叠的第一绝缘层、浮置栅极、第二绝缘层、控制栅极和第三绝缘层；擦除栅极线；以及字线。所述逻辑电路包括场效应晶体管，该场效应晶体管包括栅电极。所述字线包括突起，并且所述突起自所述衬底的高度高于所述擦除栅极线自所述衬底的高度。所述字线和所述栅电极由多晶硅形成。本发明还提供了半导体器件的制造方法。

技术领域

本发明涉及半导体集成电路，更具体地，涉及包括非易失性存储单元的半导体器件和其制造工艺。

背景技术

随着半导体工艺引入具有更高性能和更大功能的新一代集成电路(IC)，成本降低的压力变得更强。尤其，已要求减少光刻工艺的数量。

发明内容

根据本发明的一方面，一种制造半导体器件的方法包括：在衬底上方形成非易失性存储器的第一堆叠结构和第二堆叠结构；在所述第一堆叠结构和所述第二堆叠结构上方形成导电材料层；在所述导电材料层上方形成平坦化层；在所述平坦化层上方形成掩模图案；通过使用所述掩模图案作为蚀刻掩模图案化所述平坦化层；以及图案化所述导电材料层，从而形成介于所述第一堆叠结构和所述第二堆叠结构之间的擦除栅极线并且形成第一字线和第二字线，使得顺序布置所述第一字线、所述第一堆叠结构、所述擦除栅极线、所述第二堆叠结构和所述第二字线。

根据本发明的另一方面，提供了一种制造半导体器件的方法，其中，述半导体器件包括非易失性存储区和逻辑电路区，所述方法包括：在衬底的所述非易失性存储区上方形成非易失性存储器的第一堆叠结构和第二堆叠结构；在所述第一堆叠结构和所述第二堆叠结构上方以及所述衬底的所述逻辑电路区上方形成导电材料层；在所述导电材料层上方形成平坦化层；在所述非易失性存储区上方的所述平坦化层上形成第一掩模图案以及在所述逻辑电路区上方的所述平坦化层上形成第二掩模图案；通过使用所述第一掩模图案和所述第二掩模图案作为蚀刻掩模图案化所述平坦化层；以及，图案化所述导电材料层，从而在所述非易失性存储区中形成介于所述第一堆叠结构和所述第二堆叠结构之间的擦除栅极线并且形成所述第一字线和所述第二字线，使得顺序布置所述第一字线、所述第一堆叠结构、所述擦除栅极线、所述第二堆叠结构和所述第二字线；并且在所述逻辑电路区中形成栅极图案。

根据本发明的又一方面，提供了一种半导体器件，包括非易失性存储器和逻辑电路，其中，所述非易失性存储器包括：堆叠结构，包括自衬底顺序堆叠的第一绝缘层、浮置栅极、第二绝缘层、控制栅极和第三绝缘层，擦除栅极线，以及字线；所述逻辑电路包括场效应晶体管，所述场效应晶体管包括栅电极；所述字线包括突起；所述突起自所述衬底的高度高于所述擦除栅极线自所述衬底的高度；以及所述字线和所述栅电极由多晶硅形成。

附图说明

当与附图一起阅读时从下面的详细描述可最好地理解本发明的方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制并且仅用于说明书的目的。实际上，可任意增加或减少各种部件的尺寸以便清楚讨论。

图1A-11C示出了根据本发明的一个实施例的说明用于制造非易失性存储器的有序工艺的示例性示图。

图12A-21B示出了根据本发明的一个实施例的说明用于制造非易失性存储器的字线和逻辑电路的栅电极的有序工艺的示例性示图。

图22A-28B示出了根据本发明的另一个实施例的说明用于制造非易失性存储器的字线和逻辑电路的栅电极的有序工艺的示例性示图。

具体实施方式