[发明专利]一种离子注入层图形套准偏差的检测方法

说明书

本发明提供了一种离子注入层图形套准偏差的检测方法。所述离子注入层图形套准偏差的检测方法，包括：在所述氧化层表面形成具有多对多晶硅条的多晶硅层；在所述多对多晶硅条的基础上分别制作离子注入层光刻图形；在所述多晶硅层进行离子注入处理；通过对所述多晶硅条进行电阻测试来检测所述离子注入层光刻图形的套准偏差情况。本发明提供的方法可以通过提供离子注入层电性测试结构，确保在产品电性测试测量阶段可以通过测量离子注入层的电性参数来反映离子注入层光刻图形的套准偏差程度。

【技术领域】

本发明涉及半导体芯片制造技术领域，特别地，涉及一种离子注入层图形套准偏差的检测方法。

【背景技术】

在电子工业中，离子注入是半导体制造工艺中的一种非常重要的掺杂技术，也是控制晶体管阈值电压的一个重要手段。在当代半导体芯片，特别是大规模集成电路芯片的制造工艺中，离子注入技术可以说是一种必不可少的手段。

在半导体芯片制造过程中，对于需要做离子注入的图形层，因为在离子注入以后，用作屏蔽层的光刻胶层会被去除，所以等到产品最后测试电性参数时，如果出现异常，离子注入的套准偏差问题在这个时候是无法确认的。虽然在做离子注入层的光刻工艺时一般会进行图形套准偏差测量，但是上述图形套准偏差测量属于抽样测试，并不能代表晶圆上所有区域的图形套准都是正常的。

有鉴于此，有必要提供一种离子注入层图形套准偏差的检测方法，以解决现有技术存在的上述问题。

【发明内容】

本发明的其中一个目的在于为解决上述问题而提供一种离子注入层图形套准偏差的检测方法。

本发明提供的离子注入层图形套准偏差的检测方法，包括：在所述氧化层表面形成具有多对多晶硅条的多晶硅层；在所述多对多晶硅条的基础上分别制作离子注入层光刻图形；在所述多晶硅层进行离子注入处理；通过对所述多晶硅条进行电阻测试来检测所述离子注入层光刻图形的套准偏差情况。

作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，在所述氧化层表面形成具有多对多晶硅条的多晶硅层包括：在所述氧化层表面生长出非掺杂的多晶硅层；在所述多晶硅层通过光刻工艺刻蚀出多个相互隔离的多晶硅条，其中相邻两条多晶硅条分别作为一对多晶硅条。

作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，每一条多晶硅条具有相同的形状和结构，且相邻两个多晶硅条相互平行间隔且相互隔离。

作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，每一条多晶硅条的两个端部的宽度大于中间条形主体的宽度，且每一对多晶硅条中的相邻两个多晶硅条之间会形成一个具有一定宽度的凹槽。

作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，所述离子注入层光刻图形由光刻胶制作而成。

作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，每一对多晶硅条所对应的离子注入层光刻图形，从不覆盖所述多晶硅条，到完全覆盖所述多晶硅条的中间条形主体的整体宽度，呈现逐渐变化的趋势。

作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，在所述多晶硅层的第一对多晶硅条所对应离子注入层光刻图形未覆盖所述第一对多晶硅条的任意一条多晶硅条。

作为在本发明提供的离子注入层图形套准偏差的检测方法的一种改进，在一种优选实施例中，所述多晶硅层的第二对多晶硅条所对应的离子注入层光刻图形少量覆盖所述第二对多晶硅条的任意一条多晶硅条；并且，所述多晶硅层的第三对多晶硅条多对应的离子注入层光刻图形覆盖所述第三对多晶硅条的面积大于所述第二对多晶硅条所对应的离子注入层光刻图形覆盖所述二对多晶硅条的面积。