[发明专利]一种二元算术编码器

权利要求书

1.一种二元算术编码器，包括：

采用多个级联结构的区间范围更新模块，用于接收bin输入信息，对区间范围进行更新并输出偏移值和左移位数；

区间下界更新模块，用于接收所述bin输入信息、偏移值和左移位数，输出高位溢出比特和高位溢出比特数目；

合并输出模块，用于接收所述高位溢出比特和高位溢出比特数目，输出溢出比特流；

所述区间范围更新模块包括：区间范围更新预处理单元和区间范围更新单元，构成三级流水线结构，所述区间范围更新单元包括多个级联结构；

所述区间范围更新单元包括三个级联结构，第一级联结构为LU-LU-MU级联结构，第二级联结构为LU-MU级联结构，第三级联结构为LU-FU级联结构；其中，LU单元为LPS符号更新单元，MU单元为MPS符号更新单元，FU单元为通用符号更新单元；

所述LU-MU级联结构包括：

rLPS生成级结构，包括：

第一rLPS表，用于根据bin的LPS概率状态获取rLPS_LU候选值；

重归一化单元，用于对rLPS_LU候选值处理而得到重归一化后的候选值ren_rLPS；

第二rLPS表，用于根据bin的LPS的概率状态获取rLPS_MU候选值；

第一多路选择器，用于选择rLPS_MU候选值或零输出至路由器；

第二多路选择器，用于选择ren_rLPS候选值的第7位和第6位或者一组数值作为路由器的选择信号；

路由器，用于重新规划rLPS_MU候选值的顺序；

区间范围更新级结构，包括：

第一查找表，用于接收区间范围值的第6位和第7位，从候选值ren_rLPS中选出第一区间范围更新值；

第二查找表，用于接收区间范围值的第6位和第7位，对路由器的输出进行选择；

第三多路选择器，用于选择第一区间范围更新值或区间范围值输出；

加法器，用于将第一区间范围更新值与第二查找表的输出相减；

第四多路选择器，用于判断是否将加法器的结果左移1位，并输出区间范围的更新值。

2.如权利要求1所述的二元算术编码器，所述区间范围更新单元还包括：

寄存器，其输入端连接所述FU单元的输出端，其输出端连接第一级联结构的第一个LU单元。

3.如权利要求1所述的二元算术编码器，所述区间范围更新预处理单元包括四个输入端、三个多路选择器和寄存器；

所述寄存器的输出端接第一级联结构的第一个LU单元；

第一输入端接第一级联结构的第二个LU单元和第一多路选择器；

第二输入端接第一多路选择器、第二级联结构的LU单元和第二多路选择器；

第三输入端接第二多路选择器、第三级联结构的LU单元和第三多路选择器；

第四输入端接第三多路选择器以及寄存器的输入端；

所述第一多路选择器的输出端接第一级联结构的MU单元；

所述第二多路选择器的输出端接第二级联结构的MU单元；

所述第三多路选择器的输出端接第三级联结构的FU单元。

4.如权利要求1所述的二元算术编码器，所述LU单元、MU单元和FU单元包括：rLPS生成级结构和区间范围更新级结构。