[发明专利]具有可变鳍片间距的垂直传输FINFET装置

说明书

本发明涉及具有可变鳍片间距的垂直传输FINFET装置，其中，一种半导体装置包括以局部可变的鳍片间距布置的多个垂直传输鳍式场效应晶体管。在该装置的第一区域内，多个第一鳍片以第一间距(d1)布置，且在该装置的第二区域内，多个第二鳍片以小于该第一间距的第二间距(d2)布置。该多个第二鳍片共享合并的源、漏及栅区，而该多个第一鳍片的源、漏及栅区未合并。

技术领域

本申请通常涉及半导体装置，尤其涉及垂直传输鳍式场效应晶体管(vertical-transport fin field effect transistor；VT-FinFET)及其制造方法。

背景技术

完全耗尽装置例如鳍式场效应晶体管(FinFET)是能够使下一代栅极长度缩小至14纳米及以下的候选装置。鳍式场效应晶体管(FinFET)提供三维架构，其中，将晶体管沟道抬升于半导体衬底的表面上方，而不是将沟道设置于该表面或在该表面下方。抬升式沟道使栅极可包覆沟道的侧面，以提供装置的改进静电控制。

FinFET的制造通常运用自对准制程，以通过使用选择性蚀刻技术在衬底的表面上生产极薄的鳍片，例如10纳米厚或更小。接着，沉积栅极结构以接触各鳍片的多个表面，从而形成多栅极架构。不过，尽管该薄沟道支持装置的鲁棒控制，但其形状限制装置开启时电流的流动。在这点上，通常平行布置多个鳍片，以提供较高的驱动强度。

垂直传输FET是源-漏电流沿衬底表面法线方向流动的装置。在垂直传输FinFET装置中，鳍片通过位于鳍片的相对端(也就是上下端)的源漏区定义沟道。该垂直传输场效应晶体管的一个优点是沟道长度不通过光刻定义，而是通过例如外延或层沉积等方法定义，以支持精确的尺寸控制。另一个优点是最大栅极长度不受晶体管密度或间距限制。

与垂直传输FET架构相关联的一个限制是低有效沟道宽度(W_eff)。与其中可增加鳍片高度以提供额外的沟道剖面的传统FinFET相比，在垂直传输结构中增加鳍片尺寸或是不利地消耗额外的实体区域，或是增加源漏极之间的距离并因此增加电阻。相应地，提供与现有电路设计兼容同时支持高驱动强度的鲁棒垂直传输FinFET制程及相关结构将是有利的。

发明内容

依据本申请的实施例，一种垂直传输FinFET装置包括局部可变的鳍片间距，也就是局部可变的鳍片周期性。具体地说，在该装置的分立区域内分别合并源、漏及沟道区，以形成合并架构，其中，鳍片间距小于在未合并(隔离)结构中可实现的鳍片间距。该更紧密的鳍片间距可有意义地改进逻辑电路密度、性能以及可制造性。而且，该更紧密的鳍片间距及伴随的合并架构改进相关联的电路的驱动及电容，其尤其有利于各种电路(包括反相器电路)的操作。

依据各种实施例，在半导体衬底上形成半导体装置。在该半导体衬底上以第一间距(d1)布置多个第一鳍片，并以第二间距(d2)布置多个第二鳍片，以使该第一间距与该第二间距之比(d1/d2)大于1。

在另外的示例实施例中，半导体装置包括以15至30纳米的间距在半导体衬底上布置的多个鳍片。源区在多个鳍片的相应第一端与该多个鳍片共同电性接触，且漏区在多个鳍片的相应第二端与该多个鳍片共同电性接触，从而在该源区及该漏区之间定义沟道区。在该沟道区的侧壁上设置栅极介电层，以及设置位于该栅极介电层上方并通过该栅极介电层与该沟道区电性隔离的栅极导体层。

一种形成垂直传输半导体装置的方法包括在半导体衬底上形成多个第一鳍片及第二鳍片，以使该多个第一鳍片以第一间距(d1)布置且该多个第二鳍片以第二间距(d2)布置，其中d1d2。形成在多个该第二鳍片的相应第一端与该多个该第二鳍片电性接触的合并源区；以及形成在多个该第二鳍片的相应第二端与该多个该第二鳍片电性接触的合并漏区。该多个第二鳍片还包括定义于该合并源区及该合并漏区之间的沟道区。

附图说明

下面有关本申请的具体实施例的详细说明与下面的附图结合阅读时可被最好地理解，附图中，类似的附图标记表示类似的结构，且其中：