[发明专利]分配着色图案的方法在审
申请号: | 201710547709.7 | 申请日: | 2017-07-06 |
公开(公告)号: | CN108228954A | 公开(公告)日: | 2018-06-29 |
发明(设计)人: | 林彦宏;侯元德;徐金厂 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
地址: | 中国台湾新竹市*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 着色图案 图案 分配 布局图 电路 顶点表示 冲突 第一数据 转换 制造 | ||
提供一种分配着色图案的方法。将电路的布局图转换成第一冲突图形。基于表示用于电路的着色图案分配的第一数据,调整在第一冲突图形中的第一顶点与第二顶点,以产生第二冲突图形,其中第一顶点表示在布局图中的第一图案,且第二顶点表示在布局图中的第二图案。根据第二冲突图案,将第一着色图案分配给第一图案与第二图案,或将第一着色图案分配给第一图案且将第二着色图案分配给第二图案,以产生用以制造电路的第二数据。
技术领域
本揭露是有关于一种分配着色图案的方法,且特别是有关于一种分配着色图案的系统与方法。
背景技术
多重曝光法(multiple exposure)或多重图案化技术(multi-patterningtechnology,MPT)是有关于在基板的单一层上连续使用二个或二个以上不同光罩以形成图案。若仅使用二个光罩来图案化一个层,则此技术称为双重曝光(double exposure)。双重曝光的一种形式称为双重图案化技术(double patterning technology,DPT)。在双重图案化技术中,可依序使用第一光罩及第二光罩以图案化同一层。只要每个光罩内的图案符合技术节点的相对最小分隔距离,则同时使用二个光罩所形成的图案组合可包括比最小分隔距离更小的间距(separations)。多重图案化技术具有多个线段(line segments),且在某些情况下,由相同光罩上的垂直线段和水平线段来形成更复杂的形状。因此,多重图案化技术提供了灵活性并且通常可使整体集成电路布局面积显著地减少。
发明内容
本揭露提出一种用于分配着色图案的方法,包含:将电路的布局图转换成第一冲突图形。基于表示用于电路的着色图案分配的第一数据,调整在第一冲突图形中的第一顶点与第二顶点,以产生第二冲突图形,其中第一顶点表示在布局图中的第一图案,且第二顶点表示在布局图中的第二图案。根据第二冲突图案,将第一着色图案分配给第一图案与第二图案,或将第一着色图案分配给第一图案且将第二着色图案分配给第二图案,以产生用以制造电路的第二数据。
为让本揭露的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
从以下结合所附附图所做的详细描述,可对本揭露的态样有更佳的了解。需注意的是,根据业界的标准实务,各特征并未依比例绘示。事实上,为了使讨论更为清楚,各特征的尺寸都可任意地增加或减少。
图1是绘示根据本揭露的一些实施例的系统的示意图;
图2A是绘示根据本揭露的一些实施例的电路的布局图的示意图;
图2B是绘示根据本揭露的一些实施例的相应于图2A中的布局图的冲突图形的示意图;
图3是绘示根据本揭露的一些实施例的方法的流程图;
图4A是绘示根据本揭露的一些实施例的电路的布局图的示意图;
图4B是绘示根据本揭露的一些实施例的相应于图4A中的布局图的第一冲突图形的示意图;
图4C是绘示根据本揭露的一些实施例的基于图4B中的第一冲突图形来透过图3中的操作所产生的第二冲突图形的示意图;
图5A是绘示根据本揭露的一些实施例的相应于图4A中的布局图的第一冲突图形的示意图;
图5B是绘示根据本揭露的一些实施例的基于图5A中的第一冲突图形来透过图3中的操作所产生的第二冲突图形的示意图;
图6A是绘示根据本揭露的一些实施例的相应于图4A中的布局图的第一冲突图形的示意图;
图6B是绘示根据本揭露的一些实施例的基于图6A中的第一冲突图形来透过图3中的操作所产生的第二冲突图形的示意图;
图7A是绘示根据本揭露的一些实施例的电路的布局图的示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710547709.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种保护集成电路版图的方法
- 下一篇:半导体装置的布局系统