[发明专利]阵列基板的制作方法在审
申请号: | 201710543887.2 | 申请日: | 2017-07-05 |
公开(公告)号: | CN107146771A | 公开(公告)日: | 2017-09-08 |
发明(设计)人: | 胡小波 | 申请(专利权)人: | 深圳市华星光电技术有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12 |
代理公司: | 广州三环专利商标代理有限公司44202 | 代理人: | 郝传鑫,熊永强 |
地址: | 518132 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列 制作方法 | ||
1.一种阵列基板的制作方法,其特征在于,包括:
在基板上形成栅极;
在所述基板的朝向所述栅极的一侧形成栅极绝缘层,所述栅极绝缘层覆盖所述栅极;
在所述栅极绝缘层的远离所述栅极的一侧依次沉积铟镓锌锡氧化物层和铟镓锌氧化物层;
通过第一黄光制程图案化所述铟镓锌氧化物层和所述铟镓锌锡氧化物层,以形成保护层和有源层,所述保护层覆盖所述有源层;
在所述保护层的远离所述有源层的一侧沉积金属层;以及
通过第二黄光制程图案化所述金属层和所述保护层,以形成源极、漏极以及隔离区,所述源极和所述漏极彼此间隔且分别连接于所述有源层的两端,所述隔离区形成在所述保护层上且位于所述源极与所述漏极之间。
2.如权利要求1所述的阵列基板的制作方法,其特征在于,所述保护层还包括间隔设置的第一部分和第二部分,所述第一部分位于所述源极与所述有源层之间,所述第二部分位于所述漏极与所述有源层之间。
3.如权利要求2所述的阵列基板的制作方法,其特征在于,所述阵列基板的制作方法还包括:对所述铟镓锌氧化物层进行导体化处理,以使所述第一部分和所述第二部分形成欧姆接触层。
4.如权利要求3所述的阵列基板的制作方法,其特征在于,所述导体化处理的方式为等离子体处理方式、离子注入处理方式、紫外光照射处理方式或微波处理方式。
5.如权利要求3所述的阵列基板的制作方法,其特征在于,所述欧姆接触层的厚度小于等于500埃。
6.如权利要求1所述的阵列基板的制作方法,其特征在于,所述有源层的厚度大于等于400埃且小于等于1000埃。
7.如权利要求1~6任一项所述的阵列基板的制作方法,其特征在于,所述第二黄光制程包括:
通过光刻工艺在所述金属层远离所述保护层的一侧形成光阻,所述光阻包括间隔设置的第一区域和第二区域,至少部分所述保护层位于所述第一区域与所述第二区域之间。
8.如权利要求7所述的阵列基板的制作方法,其特征在于,所述第二黄光制程还包括:
通过湿刻蚀工艺去除所述金属层和所述保护层的未被所述光阻覆盖的部分,以形成源极、漏极以及隔离区。
9.如权利要求8所述的阵列基板的制作方法,其特征在于,所述湿刻蚀工艺的过刻量大于20%。
10.如权利要求1~6任一项所述的阵列基板的制作方法,其特征在于,所述阵列基板的制作方法还包括:
在所述源极的远离所述栅极绝缘层的一侧形成钝化层,所述钝化层同时覆盖所述源极、所述漏极以及所述有源层,所述钝化层具有通孔,所述通孔用以暴露出部分所述漏极;和
在形成在所述钝化层的远离所述源极的一侧形成像素电极,所述像素电极通过所述通孔连接至所述漏极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司,未经深圳市华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710543887.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种喷雾式晶圆附磷工艺
- 下一篇:半导体芯片及半导体装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造