[发明专利]数据传输加扰和解扰电路、发送和接收装置及系统

权利要求书

1.一种数据传输的加扰电路，其特征在于，用于对每个周期输入的输入数据进行加扰并输出对应的输出数据，所述数据传输是依照预定的数据传输协议标准进行的；所述加扰电路包括：

多比特位的线性反馈

移位寄存器；

逻辑运算电路，连接所述线性反馈移位寄存器，用于对所述线性反馈移位寄存器中的预定比特位的值进行异或运算，以令所述线性反馈移位寄存器的运算函数满足预设的特征多项式要求；

其中，所述逻辑运算电路包括：

第一异或运算器，其具有第一输入端、第二输入端及第一输出端；所述第一输入端供逐位输入所述输入数据的奇数比特位的值，所述第二输入端供输入线性反馈移位寄存器的最高比特位的值；所述第一输出端输出所述第一输入端和第二输入端所输入数据值的异或运算的运算结果作为所述输出数据的奇数比特位的值；

第二异或运算器，其具有第三输入端、第四输入端及第二输出端；所述第三输入端供逐位输入所述输入数据的偶数比特位的值，所述第四输入端供输入线性反馈移位寄存器的次高比特位的值；所述第二输出端输出所述第三输入端和第四输入端所输入数据值的异或运算的运算结果作为所述输出数据的偶数比特位的值。

2.根据权利要求1所述的数据传输的加扰电路，其特征在于，所述线性反馈移位寄存器为23比特位，所述特征多项式为F(X)＝X²³+X²¹+X¹⁶+X⁸+X⁵+X²+1。

3.根据权利要求1或2所述的数据传输的加扰电路，其特征在于，所述逻辑运算电路的结构令所述线性反馈移位寄存器所实现的当前移位算法是在预设移位算法的一步迭代基础上增加一步迭代且以该两步为一步步长而形成的，其中，所述预设移位算法是实现于由所述数据传输协议标准所定义的对输入数据的逐个单比特位进行加扰所采用的线性反馈移位寄存器上的。

4.根据权利要求3所述的数据传输的加扰电路，其特征在于，所述线性反馈移位寄存器的23比特位为D0～D22，所述预设移位算法包括：

D0(n+1)＝D22(n)；

D1(n+1)＝D0(n)；

D2(n+1)＝D1(n)^D22(n)；

D3(n+1)＝D2(n)；

D4(n+1)＝D3(n)；

D5(n+1)＝D4(n)^D22(n)；

D6(n+1)＝D5(n)；

D7(n+1)＝D6(n)；

D8(n+1)＝D7(n)^D22(n)；

D9(n+1)＝D8(n)；

D10(n+1)＝D9(n)；

D11(n+1)＝D10(n)；

D12(n+1)＝D11(n)；

D13(n+1)＝D12(n)；

D14(n+1)＝D13(n)；

D15(n+1)＝D14(n)；

D16(n+1)＝D15(n)^D22(n)；

D17(n+1)＝D16(n)；

D18(n+1)＝D17(n)；

D19(n+1)＝D18(n)；

D20(n+1)＝D19(n)；

D21(n+1)＝D20(n)^D22(n)；

D22(n+1)＝D21(n)；

其中，^为异或运算符，D0(n)～D22(n)代表当前周期的线性反馈移位寄存器的各比特位的值，D0(n+1)～D22(n+1)代表下一周期的线性反馈移位寄存器的各比特位的值。