[发明专利]具有二维执行通道阵列和二维移位寄存器的图像处理器上区块操作的核处理

说明书

描述了一种方法，其包含在具有二维执行通道阵列和二维移位寄存器阵列的图像处理器上，随着每个下一次的迭代将所述二维移位寄存器阵列的多个行或列的同时移位量加倍。该方法还包含在迭代的移位之间在所述二维执行通道阵列的相应的通道内执行一个或多个指令。描述了另一种方法，其包含在具有二维执行通道阵列和二维移位寄存器阵列的图像处理器上，在执行通道阵列的相应通道内重复地执行一个或多个指令，该指令在相同的阵列位置的不同寄存器中的内容之间进行选择，所述相同的阵列位置在二维移位寄存器阵列中的数据的多个行或列的重复的同时移位之间。

技术领域

本发明的领域通常涉及图像处理，更具体地说，是具有二维执行通道阵列和二维移位寄存器的图像处理器上区块操作的核处理。

背景技术

图像处理典型地包含被组织成为阵列的像素值的处理。在此，空间组织的二维阵列捕获图像的二维性质(附加维度可以包含时间(例如，二维图像的序列)和数据类型(例如，颜色)。在典型情况下，成阵列的像素值由已经产生静止图像或帧序列的相机提供，以捕获动作的图像。常规的图像处理器通常落在两个极端的任何一侧上。

第一个极端将图像处理任务作为在通用处理器或类通用的处理器(例如，具有向量指令增强的通用处理器)上执行的软件程序来进行。尽管第一极端典型地提供了高度通用的应用软件开发平台，但是其更细颗粒度的数据结构结合与相关开销(例如，指令获取和解码、片上和片外数据的处理、推测性执行)的使用最终导致在执行程序代码期间，每单元数据消耗的能量更大。

第二个相反的极端将固定功能的硬连线电路系统应用于更大的数据区块。更大(相对于更细的颗粒度)的数据区块直接应用于定制设计的固定功能电路，大大地减少了每数据单元的功率消耗。但是，定制设计的固定功能电路的使用通常导致处理器只可以进行有限的一组任务。如此，广泛万能的 (与第一极端相关联的)编程环境在第二极端中是缺乏的。

提供高度通用的应用软件的开发机会以及改善每数据单元的功率效率相结合的技术平台仍然是期望但却还缺失的解决方案。

发明内容

描述了一种方法，其包含在具有二维执行通道阵列和二维移位寄存器阵列的图像处理器上，随着每个下一次的迭代将二维移位寄存器阵列的多个行或列的同时移位量加倍。该方法还包含在迭代的移位之间在二维执行通道阵列的相应的通道内执行一个或多个指令。描述了另一种方法，其包含在具有二维执行通道阵列和二维移位寄存器阵列的图像处理器上，在执行通道阵列的相应通道内重复地执行一个或多个指令，该指令在相同的阵列位置的不同寄存器中的内容之间进行选择，所述相同的阵列位置在二维移位寄存器阵列中的数据的多个行或列的重复的同时移位之间。

描述了一种设备，其包含构件，用于在具有二维执行通道阵列和二维移位寄存器阵列的图像处理器上，随着每个下一次的迭代将所述二维移位寄存器阵列的多个行或列的同时移位量加倍。该设备还包含在迭代的移位之间在所述二维执行通道阵列的相应的通道内执行一个或多个指令的构件。描述了另一种设备，其包含构件，用于在具有二维执行通道阵列和二维移位寄存器阵列的图像处理器上，在执行通道阵列的相应通道内重复地执行一个或多个指令，该指令在相同的阵列位置的不同寄存器中的内容之间进行选择，所述相同的阵列位置在二维移位寄存器阵列中的数据的多个行或列的重复的同时移位之间。

附图说明

以下描述和附图用于说明本发明的各种实施例。在附图中：

图1示出了技术平台的各种组件；

图2a示出了用内核构建的应用软件的实施例；

图2b示出了内核的结构的实施例；

图3示出了内核的操作的实施例；

图4a、4b和4c描绘了在较高级别的应用软件开发环境中开发内核线程的虚拟处理器的存储器模型的各个方面；

图5a示出了以具有位置相对格式的加载指令写入的线程的实施例；