[发明专利]薄膜晶体管阵列基板的制作方法

说明书

一种薄膜晶体管阵列基板的制作方法，利用同一道光罩制程对第二金属层和半导体薄膜层进行蚀刻形成源漏极金属部、数据线和半导体层，而且利用同一道光罩制程对第二透明导电层和源漏极金属部进行蚀刻形成像素电极、源极和漏极，其中源极连接至数据线，像素电极直接与漏极接触，能确保像素电极与漏极之间良好连接，因此漏极无需设计成较大的面积，这样可以增加薄膜晶体管阵列基板中像素区域内的透光区域面积，有效地提高了液晶显示装置的开口率进而提高了穿透率。

技术领域

本发明涉及液晶显示技术领域，且特别是涉及一种薄膜晶体管阵列基板的制作方法。

背景技术

目前，高清显示装置(HD，High Definition)和全高清显示装置(FHD，Full HighDefinition)越来越受到人们的欢迎，高分辨率高穿透率的液晶显示装置(LCD，LiquidCrystal Display)更是一个趋势。液晶显示装置的显示屏幕越来越大，而在大尺寸的显示屏幕中，每英寸所拥有的像素数目(PPI，Pixels Per Inch)数值越高，即代表显示屏幕能够以越高的密度显示图像，图像的细节就会越丰富。但在相同尺寸的显示区域内，像素数目越高，所形成的像素区域的面积也会越小，每个像素区域内的透光区域的面积也会变小，因此，现有的高PPI的液晶显示装置的开口率和穿透率依然较低。为了提高液晶显示装置的开口率和穿透率，一般的方法是使用新材料或者使用新技术如低温多晶硅技术(LTPS，LowTemperature Poly-silicon)、有机发光二极管技术(OLED，Organic Light EmittingDiode)等，而新材料和新技术的制程条件苛刻且良率较低。

图1是现有一种薄膜晶体管阵列基板的单个像素区域的平面结构示意图。图2是图1所示的薄膜晶体管阵列基板沿II-II线的截面结构示意图。薄膜晶体管阵列基板包括多条扫描线和多条数据线，且多条扫描线11b和多条数据线14c相互交叉限定出多个像素区域，扫描线11b和数据线14c交叉位置处设置有薄膜晶体管，图1中所示的是薄膜晶体管阵列基板中的一个像素区域内的示意图。请参图1和图2，现有的一种薄膜晶体管阵列基板包括衬底10、栅极11a、栅极绝缘层12、半导体层13a、源极14a和漏极14b、第一绝缘层15、公共电极16、第二绝缘层17和像素电极18。栅极11a形成在衬底10上。栅极绝缘层12形成在衬底10上并覆盖栅极11a。半导体层13a形成在栅极绝缘层12上并位于栅极11a上方。源极14a和漏极14b形成在栅极绝缘层12上，源极14a和漏极14b彼此分隔并分别与半导体层13a的两端接触，以使中间部分的半导体层13a从源极14a和漏极14b之间露出。第一绝缘层15形成在栅极绝缘层12上，并覆盖源极14a和漏极14b以及从源极14a和漏极14b之间露出部分的半导体层13a，公共电极16形成在第一绝缘层15上。第二绝缘层17覆盖公共电极16。在第一绝缘层15和第二绝缘层17上形成接触孔17a以导通漏极14b和像素电极18a。像素电极18a形成在第二绝缘层17上，并填入接触孔17a中与漏极14b接触实现电连接。

现有的薄膜晶体管阵列基板的制作过程中至少需要使用六道光罩制程。具体地，利用第一道光罩制程，在衬底10上形成栅极11a。在衬底10上形成栅极绝缘层12并覆盖栅极11a，利用第二道光罩制程，在栅极绝缘层12上形成半导体层13a，且半导体层13a的位置位于栅极11a的正上方。在半导体层13a形成之后，利用第三道光罩制程，在栅极绝缘层12和半导体层13a上形成源极14a和漏极14b。在源极14a和漏极14b之后，形成第一绝缘层15。利用第四道光罩制程，在第一绝缘层15上形成公共电极16。在公共电极16上形成第二绝缘层17，并利用第五道光罩制程，在第一绝缘层15和第二绝缘层17上形成接触孔17a，以露出部分的漏极14b。利用第六道光罩制程，在第二绝缘层17上形成像素电极18a，像素电极18a填入接触孔17a中与漏极14b接触实现电连接。