[发明专利]一种开放式高速率组件及其设计方法

说明书

本发明公开了一种开放式高速率组件的设计方法，包括：将光电接收器与小信号增益放大器的输入端进行金丝键合连接；将开放式寄存器的几个焊盘悬空设置，将其他焊盘与管脚进行金丝键合连接；将组件装配于调试板上，将调试板上电模拟组件工作状态并获得组件的输出信号；将对外开放的几个寄存器做排列组合，根据输出信号的质量优劣，确定配置电平；根据配置电平，进行相应的金丝键合。本发明根据密封组件中的小信号增益放大器对外开放的几个寄存器的不同配置的择优选择，进而完成最终高速率组件的设计，在保证输出信号线有效短的前提下，弥补了因输入信号线过长而导致的噪声过大、输出信号质量差的缺陷。本发明还提供了相应的开放式高速率组件。

技术领域

本发明属于光通信技术领域，更具体地，涉及一种开放式高速率组件及其设计方法。

背景技术

随着数据通信和互联应用等对带宽的要求越来越大，人们越来越重视数据中心及高性能计算应用的带宽和速率。光收发器，特别是起到光接收作用的光接收组件作为通信系统的核心部件，已经成为研究的热点。

随着全球光通信网络的发展，光通信器件及其技术也在向高速化、灵活性、低成本方向发展，高速率、高质量的光纤通信已成为信息产业发展的必然趋势。工作速率从10Gbps，16Gbps，甚至到28Gbps，高速率大容量光纤传输系统的势头锐不可挡。

目前，商用的光接收组件中主要采用的是PD与小信号增益放大器配合封装，但一般都是固定型设计，即小信号增益放大器所有配置在出厂时已经定版，客户在使用时无法对其进行优化设计，不能很好地与实际应用接轨，导致设计出的组件信号质量差，传输性能受损。同时，尤其在高速组件设计方案中，对金丝键合线的长短要求很苛刻，从性能实现的角度看，要求金丝键合越短越好，但综合考虑各个零部件之间的配合时则会受到很大限制，无法保证在设计时输入金丝键合线、输出金丝键合线都比较短；如高速管座的位置空间是否足够？小信号增益放大器的尺寸大小是否合适？故此，暴露出一个问题：如何有效的利用现有空间，即能满足输入线长的要求，又能满足输出线长的要求呢？很显然，常规组件的设计已无法彻底解决该问题，在向高速化、灵活性、低成本方向发展时道路受阻，这成为了通信行业组件发展的瓶颈。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种开放式高速率组件及其设计方法，其目的在于灵活实现小封装设计，同时又降低了零部件之间的配合局限性。

为实现上述目的，按照本发明的一个方面，提供了一种开放式高速率组件的设计方法，所述开放式高速率组件包括光电接收器、小信号增益放大器、管座、管帽、塑封适配器和柔性电路板，所述设计方法包括：

(1)将所述光电接收器和小信号增益放大器贴装于所述管座上，且将所述光电接收器与小信号增益放大器的输入端进行金丝键合连接；其中，所述小信号增益放大器具备对外开放寄存器配置的功能；

(2)将所述小信号增益放大器对应开放式寄存器的几个焊盘悬空设置，将所述小信号增益放大器的其他焊盘分别与对应的管座管脚进行金丝键合连接，完成相应电气性能；

(3)将所述管座封上管帽，以保证气密性；

(4)安装所述塑封适配器，并对所述塑封适配器和光电接收器进行光路对准，并在对准后固定所述塑封适配器；

(5)将所述柔性电路板套在所述管座引脚根部，进行焊接固定形成组件；

(6)将所述组件装配于调试板上，将调试板上电模拟组件工作状态并获得所述组件的输出信号；

(7)对小信号增益放大器对外开放的几个寄存器做排列组合，即或置为“1”电平，或置为“0”电平，根据所述输出信号的质量优劣，最终确定各个开放寄存器的配置电平；

(8)根据最终确定的各个开放寄存器的配置电平，进行相应的金丝键合，若置为“1”，则对应焊盘悬空不进行金丝键合；若置为“0”，则对应焊盘进行金属键合且接至地电位上。