[发明专利]用于微机电系统装置和互补金属氧化物半导体装置的集成

说明书

技术领域

本发明实施例是有关用于微机电系统(MEMS)装置和互补金属氧化物半导体(CMOS)装置的集成方案。

背景技术

微机电系统(MEMS)装置是集成机械组件和电组件以感测物理量和/或根据周围环境移动的显微级装置。近年来，MEMS装置变得日益普遍。例如，MEMS加速度计常见于气囊充气系统、平板计算机和智能型电话中。

发明内容

根据本发明实施例，一种集成电路(IC)包括：半导体衬底；后段工艺(BEOL)互连结构，其位于所述半导体衬底上方；压电层，其位于所述BEOL互连结构上方且包括微机电系统(MEMS)装置；第一电极层和第二电极层，其位于所述BEOL互连结构上方，其中所述压电层布置于所述第一电极层与所述第二电极层之间，且其中所述第二电极层包括延伸穿过所述压电层而到所述第一电极层的通孔；和空腔，其位于所述半导体衬底与所述压电层之间，其中所述MEMS装置经配置以在所述空腔内移动。

根据本发明实施例，一种用于制造集成电路(IC)的方法包括：形成覆盖半导体衬底的后段工艺(BEOL)互连结构，其中所述BEOL互连结构包括介电堆叠；使第一蚀刻执行到所述介电堆叠中以形成横向环绕牺牲介电区域的沟槽；形成加衬于所述沟槽中的横向蚀刻停止层；形成覆盖所述介电堆叠和所述横向蚀刻停止层的压电层；和使第二蚀刻执行到所述牺牲介电区域中以去除所述牺牲介电区域且形成空腔来代替所述牺牲介电区域。

根据本发明实施例，一种用于制造集成电路(IC)的方法包括：使顶部布线层形成于堆叠于半导体衬底上方的层间介电(ILD)层上方，其中形成透过所述ILD层中的布线电耦合到所述半导体衬底上的电子装置的所述顶部布线层；使压电层形成于牺牲衬底上方；使第一电极层形成于所述牺牲衬底上方；将所述牺牲衬底接合到所述半导体衬底，使得所述牺牲衬底覆于所述顶部布线层和所述压电层上方；去除所述牺牲衬底；和形成位于所述压电层上且包括延伸穿过所述压电层而到所述第一电极层的通孔的第二电极层。

附图说明

从结合附图阅读的以下详细描述最佳理解本发明实施例的方面。应注意，根据行业标准做法，各种装置未按比例绘制。实际上，为使讨论清楚，可随意增大或减小各种装置的尺寸。

图1展示包括与微机电系统(MEMS)装置集成的互补金属氧化物半导体(CMOS)装置的IC的一些实施例的横截面图。

图2A到图2J展示图1的IC的一些更详细实施例的横截面图。

图3到图7、图8A到图8E、图9A到图9F和图10到图18展示用于制造图2A到图2E的IC的方法的一些实施例的一系列横截面图。

图19展示图3到图7、图8A到图8E、图9A到图9F和图10到图18的方法的一些实施例的流程图。

图20、图21、图22A到图22I、图23A到图23K和图24到图31展示用于制造图2F到图2H的IC的方法的一些实施例的一系列横截面图。

图32展示图20、图21、图22A到图22I、图23A到图23K和图24到图31的方法的一些实施例的流程图。

图33到图35、图36A到图36F和图37A到图37I展示用于制造图2I和图2J的IC的方法的一些实施例的一系列横截面图。

图38展示图33到图35、图36A到图36F和图37A到图37I的方法的一些实施例的流程图。

具体实施方式

相关申请案的参考

本申请案主张2016年7月27日申请的美国临时申请案第62/367,326号的权利，所述案的全文以引用的方式并入本文中。

本发明实施例提供用于实施本发明实施例的不同装置的诸多不同实施例或实例。下文将描述组件和布置的特定实例以简化本发明实施例。当然，这些仅为实例且不希望具限制性。例如，在以下描述中，使第一装置形成于第二装置上方或第二装置上可包含其中形成直接接触的所述第一装置和所述第二装置的实施例，且也可包含其中额外装置可形成于所述第一装置与所述第二装置之间使得所述第一装置和所述第二装置可不直接接触的实施例。另外，本发明实施例可在各种实例中重复元件符号和/或字母。此重复是为了简单和清楚且其本身不指示所讨论的各种实施例和/或配置之间的关系。