[发明专利]数据传输器件以及无线通信电路有效
申请号: | 201710514203.6 | 申请日: | 2017-06-29 |
公开(公告)号: | CN107870884B | 公开(公告)日: | 2021-03-09 |
发明(设计)人: | 中牟田和周;新冨雄二;松村哲;饭岛正统 | 申请(专利权)人: | 株式会社村田制作所 |
主分类号: | G06F13/42 | 分类号: | G06F13/42;G06F1/12 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 宋俊寅 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据传输 器件 以及 无线通信 电路 | ||
本发明提出了降低噪声的产生的数据传输器件,该噪声是由于不需要的串行时钟信号的传输而引起的。数据传输器件(10)包括时钟生成电路(40),该时钟生成电路(40)生成与从主器件发送来的串行时钟信号(SCLK)同步的串行时钟信号(sa_clk);判定电路(60),该判定电路(60)判定来自主器件的请求是否是给本器件的;以及数据处理电路(80),该数据处理电路(80)将判定为来自主器件的请求是给本器件的作为条件,从时钟生成电路(40)接受串行时钟信号(s_clk)的传输并进行动作。
技术领域
本发明涉及数据传输器件以及无线通信电路。
背景技术
在微控制器及其周边器件之间,将8比特数据作为一个单位进行串行数据的发送接收。作为像这样的串行数据的传输方式的一种,已知例如被称为I2C总线的总线形式。I2C总线形式中,利用由串行时钟线(Serial Clock Line)和串行数据线构成的双向两线式总线进行数据传输。I2C总线可与多个数据传输器件连接。各数据传输器件作为具有数据传输的控制权限的主器件发挥作用,或作为响应来自主器件的请求以进行数据传输的从器件发挥作用。从主器件通过串行时钟线向各从器件提供串行时钟信号。各从器件与串行时钟信号同步地进行动作。在I2C总线方式中,对未由主器件作出处理请求的从器件也提供串行时钟信号。以上述情况为背景,日本专利特开2008-293230号公报公开了如下内容:在判定为来自主器件的处理请求不是给本器件的时候,停止从主器件向本器件传输串行时钟信号。
现有技术文献
专利文献
专利文献1:日本专利特开2008-293230号公报
发明内容
发明所要解决的技术问题
然而,日本专利特开2008-293230号公报所记载的方法中,在判定来自主器件的处理请求是否是给本器件的过程中,也从主器件向本器件传输串行时钟信号。由于串行时钟信号的高次谐波分量起到RF(Radio Frequency:无线射频)信号的噪声的作用,因此期望尽可能不进行串行时钟信号的不需要的传输。
于是,本发明的课题提出了一种降低噪声的产生的数据传输器件,该噪声是由于串行时钟信号的不需要的传输而引起的。
解决技术问题所采用的技术方案
为了解决上述课题,本发明涉及的数据传输器件包括:(i)时钟生成电路,该时钟生成电路生成与通过串行时钟线从主器件发送来的第一串行时钟信号同步的第二串行时钟信号;(ii)判定电路,该判定电路与第二串行时钟信号同步地进行动作,判定来自主器件的请求是否是给本器件的;以及(iii)数据处理电路,该数据处理电路将判定为来自主器件的请求是给本器件的作为条件,从时钟生成电路接受第一串行时钟信号的传输,并与第一串行时钟信号同步地进行动作,且该数据处理电路进行由主器件请求的处理。
发明效果
根据本发明,能降低由于不需要的串行时钟信号的传输而引起的噪声的产生。
附图说明
图1是表示本发明的实施方式所涉及的无线通信电路的简要电路结构的说明图。
图2是表示本发明的实施方式所涉及的数据传输器件的简要电路结构的说明图。
图3是表示本发明的实施方式所涉及的判定电路的详细电路结构的说明图。
图4是表示本发明的实施方式所涉及的判定电路的动作的时序图。
图5是表示本发明的实施方式所涉及的时钟生成电路的详细电路结构的说明图。
图6是本发明的实施方式所涉及的各信号的时序图。
图7是本发明的实施方式所涉及的各信号的时序图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社村田制作所,未经株式会社村田制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710514203.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:图像形成装置
- 下一篇:响应于视频搜索查询提供相关视频场景