[发明专利]具备帧对齐功能的高速串并转换电路

权利要求书

1.具备帧对齐功能的高速串并转换电路，其特征是，包括时钟管理模块(100)、串行数据采样及解串模块(200)、帧对齐模块(300)，所述时钟管理模块(100)的输入端连接输入时钟，时钟管理模块(100)的输出端分别连接串行数据采样及解串模块(200)、帧对齐模块(300)，串行数据采样及解串模块(200)的输入端连接串行数据输入，串行数据采样及解串模块(200)的输出端连接帧对齐模块(300)；所述时钟管理模块(100)用于产生串行数据采样及解串模块(200)和帧对齐模块(300)所需的各种相位的时钟；所述串行数据采样及解串模块(200)对串行数据进行采样，利用时钟管理模块(100)输出的时钟进行上升沿和下降沿的同步采样，并利用移位寄存器组帧成并行数据；所述帧对齐模块(300)对前级的并行数据进行帧对齐，比对发送数据和组帧之后的并行数据，根据比对结果对并行数据进行移位重组，保证最终并行输出的准确性。

2.根据权利要求1所述的具备帧对齐功能的高速串并转换电路，其特征是：所述时钟管理模块(100)中，两路时钟灵活可配，用于帧对齐模块(300)的时钟根据帧速率产生相应时钟，用于采样的时钟能够配置成各种相位。

3.根据权利要求2所述的具备帧对齐功能的高速串并转换电路，其特征是：用于采样和解串时钟的相位由两个寄存器控制，第一寄存器控制相位分为四等份，第二寄存器在每一等份里又将相位分为256等份，控制这两个寄存器的值可以高精度覆盖时钟全相位，保证采样的正确性。

4.根据权利要求3所述的具备帧对齐功能的高速串并转换电路，其特征是：采样时钟相位点很多，为了选取最佳采样时钟，采取遍历算法，电路自动配置第一寄存器和第二寄存器，遍历所有相位点，从中选取最佳采样时钟。

5.根据权利要求4所述的具备帧对齐功能的高速串并转换电路，其特征是：所述时钟管理模块(100)包括互相连接的PLL模块(101)和参数配置模块(102)，PLL模块(101)是模拟电路，能够根据需求产生不同频率、不同相位的时钟，PLL模块(101)产生时钟A、时钟B两路时钟，时钟A提供给串行数据采样及解串模块(200)，时钟B提供给帧对齐模块(300)；其中时钟B的频率和相位根据实际要求是固定的，时钟A需要遍历0-2π各个相位，相位的遍历是通过参数配置模块(102)实现的，两个寄存器能精准控制时钟相位的输出，第一寄存器实现粗调，将0-2π分为0-π/2，π/2-π，π-3π/2，3π/2-2π四个部分，第二寄存器实现精调，将上述四个部分再平均分为256等份，这样可以高精度遍历全部相位；参数配置模块(102)中包含遍历使能信号，上电时遍历使能打开，时钟A开始相位遍历，直到串行数据采样及解串模块(200)反馈采到正确数据，遍历使能关闭，时钟A输出不再变化。

6.根据权利要求1所述的具备帧对齐功能的高速串并转换电路，其特征是：所述串行数据采样及解串模块(200)中包括互相连接的数据采样比对模块(201)和移位寄存器(202)，数据采样比对模块(201)在数据采样的同时，比对采到的数据是否稳定，是否满足采样的建立保持时间，如果数据不稳定，时钟管理模块(100)会产生一个不同相位的时钟，再次进行采样比对，如此重复，直到比对成功为止；为了用低频率时钟采样高频率数据，在时钟的上升沿和下降沿同时采样，采样之后的数据从低位进入移位寄存器(202)，依次移位之后并行输出得到串转并的结果。

7.根据权利要求1所述的具备帧对齐功能的高速串并转换电路，其特征是：所述帧对齐模块(300)中，首先串行数据要发送特定测试序列，帧对齐模块(300)将得到前级并行数据的偏移值，根据偏移值来对并行数据进行移位重组，得到正确并行数据。

8.根据权利要求7所述的具备帧对齐功能的高速串并转换电路，其特征是：所述帧对齐模块(300)包括互相连接的数据偏移获取模块(301)和并行数据校准模块(302)，工作流程如下，首先串行数据需要发送边界清晰的测试循环码，这些边界清晰的串行数据经过采样及串并转换之后输入到数据偏移获取模块(301)，该模块将输入的并行数据与发送的正确循环码进行比对，得到串行数据偏移了几个采样周期的信息，并将该信息传输到后级的并行数据校准模块(302)，并行数据校准模块(302)会根据偏移值对并行数据进行移位重组，经过这个校准过程，完成了帧对齐的工作；得到正确数据之后，结束测试循环码的发送，开始发送正常通信数据。