[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201710509360.8 | 申请日： | 2017-06-28 |
| 公开（公告）号： | CN109148374B | 公开（公告）日： | 2021-04-23 |
| 发明（设计）人： | 钱亚峰;王岗;赵鹏 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括第一区域，所述第一区域的所述半导体衬底上形成有第一伪栅极结构，所述第一伪栅极结构包括第一伪栅电极层；
依次执行离子注入和热退火工艺，以使所述第一伪栅电极层改性；
使用干法刻蚀工艺去除所述第一伪栅电极层，以形成第一沟槽，所述第一沟槽的侧壁与底部垂直；
在所述第一沟槽内形成金属栅极。
2.根据权利要求1所述的制造方法，其特征在于，所述离子注入的注入源包括As、P和/或B。
3.根据权利要求1所述的制造方法，其特征在于，所述热退火工艺为激光退火和/或峰值退火。
4.根据权利要求1所述的制造方法，其特征在于，所述半导体衬底还包括第二区域，所述第二区域的所述半导体衬底上形成有第二伪栅极结构，所述第二伪栅极结构包括第二伪栅电极层，其中，所述第一区域为PMOS区域，所述第二区域为NMOS区域；所述离子注入的对象包括所述第一伪栅电极层和所述第二伪栅电极层。
5.根据权利要求4所述的制造方法，其特征在于，所述第一伪栅极结构和所述第二伪栅极结构的侧壁上形成有间隙壁。
6.根据权利要求1所述的制造方法，其特征在于，所述第一伪栅电极层的材料包括多晶硅。
7.根据权利要求4所述的制造方法，其特征在于，在去除所述第一伪栅电极层的步骤之后，还包括去除所述第二伪栅电极层，以形成第二沟槽的步骤，所述第二沟槽的侧壁与底部垂直。
8.根据权利要求7所述的制造方法，其特征在于，还包括：在所述第二沟槽内形成金属栅极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710509360.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其形成方法
- 下一篇：薄膜晶体管器件制造方法及薄膜晶体管器件
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
