[发明专利]一种锁相环路的带宽控制系统和方法

说明书

本发明实施例提供了一种锁相环路的带宽控制系统和方法，涉及电子技术领域。该系统包括：锁相环路和锁定检测模块，锁相环路包含电荷泵模块；其中，电荷泵模块连接锁定检测模块；锁定检测模块，用于依据锁相环路的参考信号和反馈信号，输出标志位信号到电荷泵模块；电荷泵模块，用于依据标志位信号对锁相环路的环路带宽进行控制，其中，锁相环路处于捕捉状态时，增大锁相环路中的充电电流和放电电流，以增大锁相环路的环路带宽；锁相环路处于锁定状态时，减少锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。本发明实施例可在锁相环路工作的不同阶段变换带宽，从而满足锁定速度和时钟性能的要求。

技术领域

本发明涉及电子技术领域，特别是涉及一种锁相环路的带宽控制系统和一种锁相环路的带宽控制方法。

背景技术

目前，很多应用需要时钟锁定系统中的锁相环路(Phase Locked Loop，PLL)快速锁定，因此设计上需要增大捕捉过程的带宽，使锁相环路加速进入锁定状态。

通常，时钟锁定系统中的锁相环路(简称时钟环路)设计从捕捉入锁阶段到锁定输出阶段，带宽都是固定的，即一组输入设置对应一个固定的设计带宽。锁相环路的带宽越大，对需要纠正的频率误差和相位误差的反应就越快，就能在更短时间内达到目标频率值。但是，锁定后大带宽会带来：输入频率及PLL中的杂散(Spur)信号引入更多的噪声叠加到输出时钟上，导致噪声滤除、减小效果变差的问题。这些问题在锁相环路锁定后比较明显，是影响输出时钟性能的主要障碍之一。

发明内容

鉴于上述问题，本发明实施例提供一种锁相环路的带宽控制系统和相应的一种锁相环路的带宽控制方法，解决现有锁相环路不能同时满足锁定速度和输出时钟性能要求的问题。

为了解决上述问题，本发明实施例公开了一种锁相环路的带宽控制系统，包括：锁相环路和锁定检测模块，所述锁相环路包含电荷泵模块；

其中，所述电荷泵模块连接所述锁定检测模块；

所述锁定检测模块，用于依据所述锁相环路的参考信号和反馈信号，输出标志位信号到所述电荷泵模块；

所述电荷泵模块，用于依据所述标志位信号对所述锁相环路的环路带宽进行控制，其中，所述锁相环路处于捕捉状态时，增大所述锁相环路中的充电电流和放电电流，以增大所述锁相环路的环路带宽；所述锁相环路处于锁定状态时，减少所述锁相环路中的充电电流和放电电流，以降低所述锁相环路的环路带宽。

可选的，所述电荷泵模块包含充电支路和放电支路；

在所述锁相环路处于捕捉状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路导通，以增大所述锁相环路中的充电电流和放电电流；

在所述锁相环路处于锁定状态时，所述电荷泵模块依据所述标志位信号控制所述充电支路和放电支路断开，以减少所述锁相环路中的充电电流和放电电流。

可选的，所述充电支路包含充电控制端，所述放电支路包含放电控制端；

所述锁定检测模块的输出端分别连接所述充电控制端和所述放电控制端，且所述充电支路通过所述充电控制端接收所述标志位信号，以及所述放电支路通过所述放电控制端接收所述标志位信号的反信号。

可选的，所述锁相环路还包括：环路滤波器模块，且所述环路滤波器模块与所述电荷泵模块连接；

其中，所述充电支路用于对所述环路滤波器模块的控制电压进行充电，所述放电支路用于对所述环路滤波器模块的控制电压进行放电。

可选的，所述充电支路包含第一晶体管，且通过所述第一晶体管与所述锁定检测模块相连接；

所述放电支路包含第二晶体管，且通过所述第二晶体管与所述锁定检测模块相连接；